# PARTIAL TRANSLATION OF JP2000-147539A

Publication Date: May 26, 2000

Title of the Invention: METHOD FOR MANUFACTURING LIQUID

CRYSTAL DISPLAY DEVICE

Patent Application Number: 10-327078

Filing Date: November 17, 1998 Inventor: H. OGAWARA ET AL.

Applicant: HITACHI LTD.

(Page 7, right column, lines 5-40)

[0092] Furthermore, in the present example, in particular, the respective thin film transistors (TFTs) arranged along a gate signal line (GL) are configured in such a manner that a capacitance Cgs between a gate electrode (gate signal line GL) and a source electrode SD1 is small on an input terminal side of the gate signal line and large on a termination side thereof.


[0093] More specifically, FIG. 9(a) shows a thin film transistor on the input terminal side of the gate signal line GL, and FIG. 9(b) shows a thin film transistor on the termination side of the gate signal line GL.

[0094] As is apparent from FIGS. 9(a) and 9(b), a semiconductor layer AS on a source electrode SD1 side of the thin film transistor TFT shown in FIG. 9(b) is formed larger than that shown in FIG. 9(a) (an excessive part is represented by a symbol I), whereby the capacitance Cgs between the gate signal line GL and the source electrode SD1 of the thin film transistor TFT on the termination side becomes large.

[0095] More specifically, an area in which the semiconductor layer AS in the vicinity of the source electrode of the thin film transistor on the termination side is overlapped with the gate signal line GL is larger than an area in which the semiconductor layer AS in the vicinity of the source electrode of the thin film transistor on the input terminal side is overlapped with the gate signal line GL.

[0096] In this case, the capacitance Cgs of each thin film transistor may be set to increase gradually from the input terminal side of the gate signal line GL to the termination side thereof, or a plurality of thin film transistors adjacent to each other are grouped successively, and the capacitance Cgs may be set to increase gradually on the basis of the group.

[0097] According to the above configuration, a shift in a positive direction of a potential of a pixel electrode ITO1 caused by the waveform distortion of a scanning signal to the gate signal line GL is cancelled by a shift in a negative direction of a potential of the pixel electrode ITO1 depending upon the capacitance Cgs of a jump-in voltage, whereby the voltage applied to each liquid crystal on the input terminal side and the termination side of the gate signal line GL is set to be equal. This can suppress a flicker of a screen caused by a change in brightness.



# **Verification of Translation**

U.S. Patent Application No.: 10/049,583

Title of the Invention:

ACTIVE MATRIX TYPE DISPLAY APPARATUS,
METHOD FOR DRIVING THE SAME, AND DISPLAY ELEMENT

I, Yoko SHIMAMOTO, professional patent translator, whose full post office address is IKEUCHI • SATO & Partner Patent Attorneys, 26th Floor, OAP Tower, 8–30, Tenmabashi, 1–Chome, Kita–ku, Osaka–shi, Osaka 530–6026, Japan am the translator of the document attached and I state that the following is a true translation to the best of my knowledge and belief of JP2000–147539A.

At Osaka, Japan DATED this March 4, 2005

Signature of the translator

Yoko SHIMAMOTO

# MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP2000147539

**Publication date:** 

2000-05-26

Inventor:

OGAWARA HIROSHI; TANAKA TAKESHI; HAKODA

**HIDETAKA** 

Applicant:

HITACHI LTD

Classification:

- international:

G02F1/1343; G02F1/133; G02F1/136; G09F9/30;


G09G3/36

- european:

Application number: JP19980327078 19981117 Priority number(s): JP19980327078 19981117

#### Abstract of JP2000147539

PROBLEM TO BE SOLVED: To suppress perfectly the occurrence of a flicker even in a liquid crystal display device of a large display screen by deciding a required capacitance corrective value at every section dividing a prolonged distance of a scanning signal line. SOLUTION: As a method correcting capacitance of respective pixels and uniformizing the capacitance of these respective pixels along the prolonged direction of the scanning signal line, a projection PR respectively projected outward is formed on a source electrode SD1, a semiconductor layer AS and a gate insulation layer GI of a thin film transistor TFT, and their areas become large by the projection area (a). In the projection PR, the area of projection PR becomes double in a C area (b), and it becomes four times the area in an E area (c). That is, the projection PR (minimum pattern) is increased by one at every B-F area based on a reference pattern (a). Thus, complicated work is evaded when the patterns of respective pixels are changed so that a photomask is designed/formed for correcting the capacitance of respective pixels.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE CO

# 引用文献

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-147539 (P2000-147539A)

(43)公開日 平成12年5月26日(2000.5.26)


(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード(参考)
G02F	1/1343		G 0 2 F	1/1343		2H092
	1/133	5 5 0		1/133	550	2H093
	1/136	500		1/136	500	5 C O O 6
G09F	9/30	3 3 8	G09F	9/30	338	5 C O 9 4
G09G	3/36			3/36		
			審查請求	未請求	請求項の数9	OL (全33頁)
(21)出願番号		特顯平10-327078	(71) 出顧人			
				株式会社	吐日立製作所	
(22)出廣日		平成10年11月17日(1998.11.17)		東京都一	<b>千代田区神田駿</b> ?	可台四丁目 6番地
			(72)発明者	大河原	产	
				千葉県流	芝原市早野3300科	幹地 株式会社日立
				製作所1	電子デバイス事業	<b>幹部内</b>
			(72) 発明者	田中河	武	
				千葉県流	支原市早野3300	野地 株式会社日立
				製作所	電子デバイス事	<b>桑部内</b>
			(74)代理人	1000835	552	
				弁理士	秋田 収喜	
			·			
						最終頁に続く

# (54) 【発明の名称】 液晶表示装置の製造方法

# (57) 【要約】

【課題】 フリッカの発生を簡単な製造方法で回避でき

【解決手段】 複数の画素と、これら各画素のうちの幾 つかをグループ分けしそれら各グループ毎の画素の駆動 を担当する走査信号線とを備える液晶表示装置を試料と し、前記走査信号線の延在方向に沿って各画素における 容量を一定にするための補正値を該走査信号線の延在距 離との関係で得る工程と、前記補正値を区画する各区分 に対応して走査信号線の延在距離を区画する各区分を決 定する工程と、前記走査信号線の延在距離の各区分に対 応する画素にそれぞれ対応する区分の補正値に応じた容 量補正を行う工程と、を備える。



,

### 【特許請求の範囲】

【請求項1】 複数の画素と、これら各画素のうちの幾つかをグループ分けしそれら各グループ毎の画素の駆動を担当する走査信号線とを備える液晶表示装置を試料とし、

前記走査信号線の延在方向に沿って各画素における容量 を一定にするための補正値を該走査信号線の延在距離と の関係で得る工程と、

前記補正値を区画する各区分に対応して走査信号線の延 在距離を区画する各区分を決定する工程と、

前記走査信号線の延在距離の各区分に対応する画素にそれぞれ対応する区分の補正値に応じた容量補正を行う工程と、を備えることを特徴とする液晶表示装置の製造方法。

【請求項2】 複数の画素と、これら各画素のうちの幾つかをグループ分けしそれら各グループ毎の画素の駆動を担当する走査信号線とを備える液晶表示装置を試料とし、

前記走査信号線の延在方向に沿って各画素における容量 を一定にするための補正値を該走査信号線の延在距離と の関係で得る工程と、

前記走査信号線の延在距離を区画する各区分に対応して 補正値を区画する各区分を決定する工程と、

前記補正値の各区分に対応する画素にそれぞれ対応する 区分の補正値に応じた容量補正を行う工程と、を備える ことを特徴とする液晶表示装置の製造方法。

【請求項3】 液晶表示装置は、液晶を介して対向配置される透明基板のうち一方の透明基板の液晶側の面の各 画素領域に、走査信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介して映像信号線からの映像信号が供給される画素電極とが備えられていることを特徴とする請求項1、2のうちいずれか記載の液晶表示装置の製造方法。

【請求項4】 前記補正値の各区分は等間隔に行うことを特徴とする請求項1記載の液晶表示装置の製造方法。

【請求項5】 前記走査信号線の延在距離の各区分は等間隔に行うことを特徴とする請求項2記載の液晶表示装置の製造方法。

【請求項6】 各画素の補正は、前記補正値の各区分毎に行うとともに、各区分の補正値に基づく最小単位のパ 40ターンの数に対応させて、画素パターンを変更させることを特徴とする請求項4に記載の液晶表示装置の製造方法。

【請求項7】 各画素の補正は、前記走査信号線の延在 距離の各区分毎に行うとともに、各区分の補正値に基づ く最小単位のパターンの数に対応させて、画素パターン を変更させることを特徴とする請求項5に記載の液晶表 示装置の製造方法。

【請求項8】 各画素の補正は、前記補正値の各区分毎 に行うとともに、各区分の補正値に基づく露光パターン 50 の光源に対する移動によって、画素パターンを変更させることを特徴とする請求項4に記載の液晶表示装置の製造方法。

【請求項9】 各画素の補正は、前記走査信号線の延在 距離の各区分毎に行うとともに、各区分の補正値に基づ く露光パターンの光源に対する移動によって、画素パタ ーンを変更させることを特徴とする請求項5に記載の液 晶表示装置の製造方法。

#### 【発明の詳細な説明】

#### 10 [0001]

【発明の属する技術分野】本発明は液晶表示装置の製造 方法に係り、特に、アクティブ・マトリックス型の液晶 表示装置の製造方法に関する。

#### [0002]

20

【従来の技術】この種の液晶表示装置は、液晶を介して 互いに対向配置される一対の透明基板のうち一方の透明 基板の液晶側の面にx方向に延在しy方向に並設された ゲート信号線とy方向に延在しx方向に並設されたドレ イン信号線とが備えられ、これら各信号線に囲まれた各 領域を画素領域としている。

【0003】そして、画素領域のそれぞれには、前記ゲート信号線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介して前記ドレイン信号線からの映像信号が印加される画素電極とが備えられている。

【0004】このような液晶表示装置はコントラストを 良好に構成でき、特にカラー液晶表示装置では欠かせな い技術となっている。

【0005】なお、ゲートバスラインの波形歪みにより末端付近のTFT駆動能力が低下するのを防止するために、TFTのサイズをゲートバスラインの末端に行くに従い大きくする先行技術には特開平9-258261号公報がある。しかし上記先行技術には、TFTのサイズを変えずに、ゲート、ソース間容量(Cgs)を介して、画素電極に入り込む電圧( $\Delta V$ )の量を一定にするという思想は全くなかった。

【0006】従って先に述べた先行技術では、TFTのサイズが表示領域の各場所毎に異なるので、TFTの駆動条件が各場所毎に異なり、液晶表示装置の最適駆動条件を見つけるのが難しく、液晶表示装置の設計も複雑になるという課題があった。

#### [0007]

【発明が解決しようとする課題】しかし、このような液晶表示装置において、近年における大型化および高精細化の傾向にともない、いわゆるフリッカと称される画面のちらつきが無視できない問題として発生するに到った。特に表示領域の対角線の長さが34cm(13型)以上の液晶表示装置では無視出来ない問題になってきた。

50 【0008】そこで、本発明者等はフリッカの生じる原

(3)

因を追及した結果、次のことが判明するに到った。

【0009】まず、ゲート信号線を長く形成しなければ ならないことから、該信号線の抵抗と容量の影響によっ て、それに入力される走査信号線が終端側にかけて波形 歪みが生じてしまうことになる。

【0010】この波形歪みは、薄膜トランジスタのゲー ト・オフのタイミングを遅らせることになるとともに、 ゲート・オフ時のゲート・ソース間容量を介して飛び込 む電圧によるソース電極電位低下成分を小さくさせてし 終端側のソース電極電位が高くなることを意味する。

【0011】このため、画素電極と液晶を介して対向す る電極(共通電極)は表示面内に一様に一定の電位が印 加されていることから、該液晶に印加される電圧はゲー ト信号線の入力端子側と終端側とで異なってしまうこと になる。

【0012】そして、液晶の分極を回避するため液晶に 印加される電位を反転させる交流化駆動が行われている ため、ゲート信号線の入力端子側と終端側とで液晶の印 加電圧の大小関係が交流化駆動の1/2周期毎に反転する ことになり、輝度変化による画面のちらつきが生じるこ とになる。

【0013】特に13型の液晶表示装置は縦20cm、 横27cmの表示領域を有し、ゲート信号線の長さは2 7 c m以上になり、ゲート信号線の入力端子側と終端側 では、ゲート・ソース間容量を介して飛び込む電圧の差 は、無視出来ない程大きくなる。

【0014】従ってゲート信号線の長さが27cm以上 (13型以上)の液晶表示装置では、もはや共通電極の 電位を調節するだけでは、フリッカを完全に消すことが 30 困難な状況になってきた。

【0015】また、フォトリソグラフィ技術を用いた選 択エッチングによって各信号線および薄膜トランジスタ を形成する場合、露光装置の光学系の歪みあるいは透明 基板の撓み等によって、各画素領域毎の薄膜トランジス タのパターンを完全に均一化することが困難となってい る。

【0016】この場合、該パターンのばらつきによって 薄膜トランジスタのゲート・ソース間容量が均一でなく なると、ゲート・オフ時のゲート・ソース間容量による 40 Lとが形成されている。 ソース電位の低下量が画面内で一定でなくなる。

【0017】したがって、この場合においても、上述し たと同様の理由で、輝度変化による画面のちらつきが生 じることになる。

【0018】本発明は、このような事情に基づいてなさ れたものであり、その目的は、表示画面の大きな液晶表 示装置でもフリッカの発生を完全に抑制できる液晶表示 装置の製造方法を提供することにある。

# [0019]

【課題を解決するための手段】本願において開示される 50 -Tin-Oxideからなる透明導電層から構成されている。

発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0020】すなわち、本発明による液晶表示装置の製 造方法は、複数の画素と、これら各画素のうちの幾つか をグループ分けしそれら各グループ毎の画素の駆動を担 当する走査信号線とを備える液晶表示装置を試料とし、 前記走査信号線の延在方向に沿って各画素における容量 を一定にするための補正値を該走査信号線の延在距離と の関係で得る工程と、前記補正値を区画する各区分に対 まう。このことは、ゲート信号線の入力端子側に対して 10 応して走査信号線の延在距離を区画する各区分を決定す る工程と、前記走査信号線の延在距離の各区分に対応す る画素にそれぞれ対応する区分の補正値に応じた容量補 正を行う工程と、を備えることを特徴とするものであ

> 【0021】このように構成された液晶表示装置の製造 方法は、上述した試料を基にして、走査信号線の延在距 離を区画する各区分ごとに、必要とする容量補正値を決 定でき、その容量補正値に基づいて容量の補正を行うこ とができる。

【0022】このため、極めて簡単な方法で、走査信号 20 線の延在方向に沿って形成される各画素の容量をほぼ均 一化させることができるようになる。

【0023】したがって、表示画面の大きな液晶表示装 置でもフリッカの発生を完全に抑制できる液晶表示装置 を得ることができるようになる。

#### [0024]

【発明の実施の形態】以下、本発明による液晶表示装置 の一実施例を図面を用いて説明をする。

#### 【0025】実施の形態1

《液晶表示パネルの等価回路》図2は、液晶表示パネル を構成する透明基板のうち一方の透明基板(TFT基 板)側の等価回路を示す回路図である。同図は回路図で はあるが、実際の幾何学的配置に対応して描かれてい

【0026】図2におけるTFT基板TFT-LCDの 液晶側の面には、そのx方向に延在しy方向に並設され るゲート信号線(走査信号線とも呼ぶ。) GLと、これ らゲート信号線GLに絶縁されy方向に延在しx方向に 並設されるドレイン信号線(映像信号線とも呼ぶ。)D¨

【0027】ゲート信号線GLとドレイン信号線DLと で囲まれる矩形状の領域は画素領域を構成するようにな っており、これら各画素領域には一方のゲート信号線G しからの走査信号(電圧)の供給によってオンされる薄 膜トランジスタTFTと、このオンされた薄膜トランジ スタTFTを介して一方のドレイン信号線から供給され る映像信号(電圧)が印加される画素電極 [ TO1 とが 備えられている。

【0028】この画素電極ITO1は、たとえばIndium

【0029】また、この画素電極ITO1と他方のゲート信号線GLとの間には付加容量素子Caddが備えられ、薄膜トランジスタTFTがオフした際に画素電極ITO1に印加された映像信号を長く蓄積できるように構成されている。

【0030】なお、各画素電極ITO1の部分にはR、G、Bのいずれかの記号が付されているが、それらは色の三原色である赤、緑、青を示し、それぞれの画素領域において対応する色を担当するようになっている。具体的にはTFT基板(第1の透明基板SUB1)と対向して配置されるフィルタ基板(第2の透明基板SUB2)側に対応する色のフィルタが形成されるようになっている。

【0031】そして、このような表示パネルには、外付け回路として走査信号線駆動回路部104および映像信号線駆動回路部103が接続されるようになっている。

【0032】走査信号線駆動回路104からは各ゲート信号線に順次走査信号が入力され、そのタイミングに合わせて映像信号線駆動回路部103から各ドレイン信号線に映像信号が入力されるようになっている。

【0033】さらに、走査信号線駆動回路部104および映像信号線駆動回路部103には電源部102およびコントローラ部101が接続され、これにより各回路部には電源供給がなされるとともに信号等を送信するようになっている。

【0034】なお、このように構成されたTFT基板TFTと液晶を介して対向配置される他の透明基板(フィルタ基板)の液晶側の面には、画素領域の枠を縁取るようにしてブラックマトリックス層が形成され、画素領域を被うようにし、かつその周辺が該ブラックマトリックス層BM上に重畳するようにしてカラーフィルタが形成されている。

【0035】そして、これらブラックマトリックス層およびカラーフィルタをも覆って形成される保護膜を介して透明導電層からなる共通電極が形成されている。

【0036】さらに、この共通電極の上面には液晶の配向を規制する配向膜が形成されている。

【0037】《画素領域の構成》図3は、図2の点線枠 Aに対応する画素領域の具体的な構成を示す平面図であ る。

【0038】なお、図3のIV-IV線における断面図を図4に、V-V線における断面図を図5に、VI-VI線における断面図を図6に示している。

【0039】まず、透明基板SUB1の液晶側の面に、 そのx方向に延在しy方向に並設されるゲート信号線G Lが形成されている。

【0040】このゲート信号線GLは、たとえばアルミニゥムからなる導電層glの表面にアルミ酸化膜AOF (陽極化成によって形成)が形成された材料から構成されている。 【0041】そして、このゲート信号線GLと後述するドレイン信号線DLとで囲まれる画素領域の大部分には、透明導電膜(たとえばIndium-Tin-Oxide)からなる画素電極ITO1が形成されている。

【0042】 画素領域の図面左下側のゲート信号線GL上の一部は薄膜トランジスタTFTの形成領域となっており、この領域には、たとえばSiNからなるゲート絶縁膜GI、i型非晶質Siからなる半導体層AS、ドレイン電極SD2およびソース電極SD1が順次積層されて形成されている。

【0043】なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、この明細書では画素電極 I TO1と直接接続される側の電極をソース電極として固定して表現する。

【0044】そして、ドレイン電極SD2およびソース電極SD1はドレイン信号線DLと同時に形成されるようになっている。

20 【0045】すなわち、ドレイン信号線DLは、その形成領域に、予め薄膜トランジスタTFTのゲート絶縁膜GI、半導体層ASの形成と同時に形成された絶縁膜GI、半導体層AS上に形成され、たとえばクロムとアルミニゥムの順次積層体によって形成されている(図5参照)。ドレイン信号線DLの形成領域に絶縁膜GI、半導体層ASを形成しているのは、たとえばドレイン信号線DLの段差乗り越えを少なくするためである。

【0046】薄膜トランジスタTFTのドレイン電極SD2はドレイン信号線DLと一体に形成され、またソース電極SD1はドレイン電極SD2と所定のチャネル長分だけ離間されて形成されているとともに前記画素電極ITO1の一部に延在されて直接重畳されて形成されている。

【0047】また、付加容量素子Caddは、図6に示すように、ゲート信号線(薄膜トランジスタTFTを駆動するゲート信号線と隣接する他のゲート信号線)GLを一方の電極、ドレイン信号線DLと同時に形成する導電層d1及び画素電極ITO1と同時に形成され導電層d1と重畳する導電層ITO2を他方の電極とし、それらの間に介在される絶縁膜である、アルミニウムの酸化膜AOF(窒化シリコン膜GIでもよい)を誘電体膜として構成されている。

【0048】絶縁膜GI、半導体層ASは、薄膜トランジスタTFTにおけるそれらの形成と同時に形成されるようになっており、また、他方の電極である導電層d1は前記画素電極ITO1の一部に延在されて直接重畳されて形成されている。

【0049】そして、このように構成された画素領域の 表面にはSiNからなる保護膜PSV1が形成され、液 50 晶の薄膜トランジスタTFTへの直接の接触による特性

30

30

劣化を回避するようになっている。

【0050】また、保護膜PSV1の表面の全域には液 晶の配向を規制するための配向膜(図示せず)が形成さ れている。

【0051】《TFTの動作》図15はTFTアクティ ブマトリックス液晶表示装置の単位画素の等価回路を示 す図である。

【0052】薄膜トランジスタTFTはソース電極に対 してゲート電極を正の電圧によりバイアスすることによ ってオン状態(ソースとドレイン間の抵抗値が小さくな る)となり、ゲート電極に供給されるバイアスを零に近 くすることによってオフ状態、すなわちソースとドレイ ン間の抵抗値が大きくなるという伝達特性を持つ。

【0053】図16には、図15に示した液晶表示装置 の動作の一例を説明するための波形図が示されている。

【0054】なお、図16において示された各信号V G、VD及び画素PIXの電圧PXVは、それらが互い に重なることによって各波形の区別が不明瞭になるのを 防止するために、信号VG、VD及びPXVの順に時間 的にずらして描いている。

【0055】走査信号(ゲート信号) VGのハイレベル に応じて選択されたゲート信号線Gi (GL) に結合さ れる画素PIXに映像信号線DLから供給される映像信 号(ドレイン信号) VDの書き込みが行われる。このと き、画素PIXの電圧PXVは、図16に点線で示すよ うに、上記オン状態にされるTFTが抵抗成分をもつこ と、及び画素 PIXが容量性素子Cpixであることか ら、それに応じた時定数に従って立ち上がる。図16で は最初は、画素(又は液晶セル)を高い階調の状態にす る正のレベルの映像信号VDが示されている。次のゲー ト信号線Gi+1(GL)の選択に応じて、図16に示 された走査信号VGは、ハイレベルの選択レベルからロ ウレベルの非選択レベルにされる。これによって、TF Tはオフ状態にされるから上記書き込まれた映像信号V Dは、容量性素子Cpixとして作用する画素PIXに 保持される。走査信号VGのハイレベルからロウレベル の切り換えに応じて、画素の電圧PXVは、画素PIX (あるいはTFTのソース電極またはドレイン電極の中 で画素電極に接続される電極。以下説明の都合上、ソー ス電極として扱う。)とTFTのゲート電極間の寄生容 量Cgsによって電位低下成分 ΔV が生じる。なお、走 査信号VGのロウレベルからハイレベルの切り換えで、 ゲート・ソース間のカップリングCgsにより画素PI Xに飛び込む電圧は、ドレイン号線Xi (DL) からの 映像信号VDの書き込みにより打ち消すことが出来る が、走査信号VGのハイレベルからロウレベルの切り換 え時に画素PIXに飛び込む電圧は、映像信号VDの書 き込みにより打ち消すことが出来ない。

【0056】図16では、この後1フレームの間、低い

いる。

【0057】一般に液晶表示装置は交流駆動を行ってい るために、走査信号VGの1周期毎に映像信号VDの極 性は、正/負のように切り替えられて供給される。

【0058】すなわち図16に示すように、走査信号V Gが再びハイレベルの選択レベルにされると、映像信号 V Dは、負極性の所望の階調レベルにされる。なお、図 16では負極性の高階調レベルにした例を示している。 この場合においても、上記オン状態にされるTFTが抵 抗成分をもつこと、及び画素PIXが容量性素子Cpi 10 x であることから、画素の電圧PXVはそれに応じた時 定数に従って立ち下がる。次のゲート信号線Gi+1 (図示せず)の選択に応じて、図16に示された走査信 号VGは、ハイレベルの選択レベルからロウレベルの非 選択レベルにされる。これによって、TFTはオフ状態 にされるから上記映像信号VDは、容量性素子Cpix として作用する画素PIXに保持される。

【0059】走査信号VGのハイレベルからロウレベル の切り換えに応じて、画素の電圧PXVはTFTのゲー ト電極とソース電極間の寄生容量Cgsによって上記と 同様電位低下成分AVが生じる。また正極性の時と同様 に、走査信号VGのロウレベルからハイレベルの切り換 えで、ゲート・ソース間のカップリングCgsにより画 素PIXに飛び込む電圧は、ドレイン信号線Xiからの 映像信号VDの書き込みにより打ち消すことが出来る が、走査信号VGのハイレベルからロウレベルの切り換 え時に画素PIXに飛び込む電圧は、映像信号VDの書 き込みにより打ち消すことが出来ない。従って負極性の 時も正極性と同様にゲート・ソース間のカップリングC gsにより画素PIXに飛び込む電圧は、画素の電圧P XVを負の方向に低下させる。

【0060】図16では、この後1フレームの間、負極 性の低い階調レベルの映像信号VDが供給されるように 描かれている。

【0061】以上に説明の通り、液晶交流駆動の正極性 及び負極性共に、走査信号VGがハイレベルからロウレ ベルに変化すると、TFTのゲート電極とソース電極間 の寄生容量Cgsによって、画素の電圧PXVは、書き 込む時点の映像信号VDのレベルに対して、図16に点 40 線で示すように、電位低下成分 Δ V が生じる。

【0062】従って液晶表示パネルの共通電極COMに 与えられるバイアス電圧Vcomは、図16に二点鎖線 で示すように、上記画素の電圧PXVの、正極性及び負 極性の間の、実質的な中間のレベル(最適な共通電極電 圧)に設定される。すなわち共通電極COMに、画素電 圧PXVの電位低下ΔVを考慮した、最適な共通電極電 圧を与えることにより、液晶の実質的な交流駆動を行う ことが出来る。

【0063】もし共通電極COMに与えられるバイアス 階調レベルの映像信号VDが供給されるように描かれて 50 電圧Vcomが上述した最適な共通電極電圧からずれた

場合は、液晶交流駆動の正極性と負極性の期間で液晶に 印加される電圧Vlcに差を生じ、フリッカと呼ばれる 周期的な輝度変化を生じ、表示画質が著しく低下する。

【0064】《保持容量素子の動作》図15において、 Cgsは先に述べた薄膜トランジスタTFTのゲート電 極とソース電極との間に形成される寄生容量である。寄 生容量Cgsの誘電体はゲート電極とソース電極間の層 間絶縁膜である。Cpixは透明画素電極PIXと共通\* \*透明画素電極COMとの間に形成される液晶容量であ る。液晶容量Cpixの誘電体膜は液晶及び配向膜であ る。Vlcは液晶に印加される電圧である。

【0065】保持容量素子Caddは、薄膜トランジス タTFTがスイッチングするとき、画素電極電位PXV に対する走査信号の電位変化AVGの影響を低減するよ うに働く。この様子を式で表すと式1となる。

[0066]

# 【数1】 ΔV= {Cgs/(Cgs+Cds1+Cds2+Cadd+Cpix)} × ΔVG…式1

20

ここでΔVは、先に説明した、走査信号の電位変化ΔV Gによる画素電圧PXVの電位低下成分を表す。この電 位低下成分AVは液晶に加わる直流成分の原因となる が、保持容量Caddを大きくすればする程、上記画素 電圧PXVの電位低下成分 Δ V を小さくすることができ る。また、保持容量素子Caddは放電時間を長くする 作用もあり、薄膜トランジスタTFTがオフした後の映 像情報を長く蓄積する。液晶に印加される直流成分の低 減は、液晶の寿命を向上し、液晶表示画面の切り替え時 に前の画像が残るいわゆる焼き付きを低減することがで きる。

【0067】なお、図15及び式1でCds1は薄膜ト ランジスタのソース電極SD1とドレイン電極SD2間 の寄生容量で、画素電極PIXとドレイン信号線Di間 の容量でもある。

【0068】またCds2は画素電極PIXと、それと 隣接するドレイン信号線Di+1間の寄生容量を示し、 Cgdはゲート電極とドレイン電極間の寄生容量を示 す。

半導体層ASを覆うように大きくされている分、ソース 電極SD1, ドレイン電極SD2とのオーバラップ面積 が増え、従って寄生容量Cgsが大きくなり、画素電極 電位PXVは走査信号VGの影響を受け易くなるという 逆効果が生じる。しかし、保持容量素子Caddを設け ることにより、画素電極電位PXVが寄生容量Cgsの 影響を受け難くするという効果がある。

【0070】本実施形態では画素の容量がおよそ150 f Fなので、保持容量素子Caddの容量は、書き込み 特性を考慮し、およそ100fFにしている。寄生容量 Cgsがおよそ15fFなので、保持容量素子Cadd の容量は寄生容量Cgsの6倍以上になっている。

【0071】また図2、図3及び図6では隣接する画素 のゲート信号線GLの一部と画素電極ITO1を絶縁膜 を介して重ねることにより、保持容量Caddを形成し ている、付加容量方式の例を示しているが、保持容量C addはこれに限るものでなく、図12、図13及び図 14に示すように、ゲート信号線GLとは別に容量線C Lを設け容量線CLと画素電極 ITO1を絶縁膜を介し て重ねることにより、保持容量Caddを形成する蓄積 50 D2と対向している辺の長さが前記チャネル幅となる。

容量方式でもよい。本実施例において付加容量方式は、 開口率が高く出来るという長所と、ゲート信号線GLの 分布容量が大きくなる短所を持つ。また本実施例におい て蓄積容量方式はゲート信号線GLの分布容量を小さく 出来る長所と、開口率が容量線CLを設けた分低下する 点及び製造工程が増える等の短所がある。

【0072】《寄生容量Cgsのばらつき防止対策》従 来は液晶表示装置の表示領域は10型(対角25.4c m) よりも小さかったので、ゲート電極・ソース電極間 の寄生容量Cgsの製造上のばらつきは少なく、共通電 極COMに与える最適な共通電極電圧Vcomは一義的 に決まった。

【0073】しかし、液晶表示装置の表示領域が13型 (対角34cm) よりも大きくなると、寄生容量Cgs の製造上のばらつきが大きくなり、共通電極COMに与 える最適な共通電極電圧Vcomは表示領域の各部分で 大きく異なり、一義的に決まらないという課題が生じる ようになった。

【0074】上記課題を解決するために、本実施例で 【0069】図3に示すように、ゲート電極GLはi型 30 は、特に、前記薄膜トランジスタTFTのソース電極S D1において、その拡大図である図1に示すように、画 素電極 I T O 1 と接続される部分であってゲート電極と 重畳する部分から重畳しなくなる部分にて、その幅が薄 膜トランジスタのチャネル幅wよりも小さく形成されて いる。

> 【0075】すなわち、同図において、ドレイン電極S D2はドレイン信号線DLからゲート信号線GL上をそ の走行方向に沿って延在された後に画素電極 I TO1側 へ指向するように屈曲されて形成されている。

【0076】この場合、ドレイン電極SD2として実質 的に機能するのは画素電極 I TO1側へ指向された屈曲 部であり、その長さは薄膜トランジスタTFTのチャネ ル幅wを決定づけることになる。

【0077】また、ソース電極SD1はこのドレイン電 極SD2の屈曲部と対向してチャネル長1に相当する分 だけ離間されて配置され、そのまま、画素電極 I TO1 側へ延在されて該画素電極ITO1との接続が図られて いる。

【0078】従ってソース電極SD1のドレイン電極S

11

【0079】ここで、該ソース電極SD1の延在方向に 直交する幅w0の長さが前記チャネル幅wより小さく形 成されている。

【0080】このように構成されるソース電極SD1は、それを形成する際にたとえば図中y方向に位置ずれを起こして形成されても、該ソース電極SD1のゲート信号線GLに対する重畳部の面積は大きく変化することはない。ソース電極SD1の延在方向に直交する幅w0の長さが比較的小さく形成されているからである。

【0081】また、図中x方向に位置ずれを起こした場 10 合には、該ソース電極SD1のゲート信号線GLに対する重畳部の面積の変化は全くないことになる。

【0082】このことから、たとえ回転方向 θ に位置ずれを起こしても、該ソース電極 S D 1 のゲート信号線 G L に対する重畳部の面積は大きく変化することはない。

【0083】したがって、各画素領域の薄膜トランジスタTFTは、そのゲート電極とソース電極との容量Cgsをほぼ均一に形成できることになり、フリッカの発生を抑制できることになる。

【0084】このような効果は、ドレイン電極SD2と ソース電極SD1とのパターンを図1に示したもののみ によって得られるというものではなく、たとえば、図7 (a) ないし図7(d) に示すような各パターンにする ことによっても同様に得られることはいうまでもない。

【0085】この場合、上述した実施例では、ソース電極SD1は画素電極ITO1に接続させるための延在部を除いてドレイン電極SD2と対称関係にあるように構成したものである。

【0086】しかし、図8に示すように、ソース電極S D1をそれと接続させるための画素電極ITO1と反対 側の方向にそのまま延在させてゲート信号線GLを越え るようにして形成するようにしてもよいことはいうまで もない。

【0087】この場合、このソース電極SD1が、隣接する画素領域の画素電極ITO1と接続してしまうのを回避するため、該ゲート信号線GLに一部切欠きGLCを設けるようにして、該ゲート信号線GLを越えるように構成している。

【0088】換言すれば、実質的に電極として機能しない他の部分と一体的に形成されるソース電極SD1はゲ 40 ート信号線GLと交差するようにして形成されていることにある。

【0089】このように構成されるソース電極SD1は、それを形成する際にたとえば図中x方向はもちろんのこと、たとえy方向に位置ずれを起こして形成されても、該ソース電極SD1のゲート信号線GLに対する重畳部の面積は全く変化することはない。

【0090】このことから、たとえ回転方向θに位置ずれを起こしても、該ソース電極SD1のゲート信号線G Lに対する重畳部の面積は全く変化することはない。 【0091】したがって、各画素領域の薄膜トランジスタTFTは、そのゲート電極とソース電極との容量Cgsを均一に形成できることになり、フリッカの発生を大幅に抑制できることになる。

12

【0092】さらに、この実施例では、特に、ゲート信号線GLに沿って配列されるそれぞれの薄膜トランジスタTFTにおいて、そのゲート電極(ゲート信号線GL)とソース電極SD1との間の容量Cgsが、ゲート信号線の入力端子側で小さく終端側で大きくなるように構成されている。

【0093】すなわち、図9(a)はゲート信号線GLの入力端子側の薄膜トランジスタを示し、図9(b)はゲート信号線GLの終端側の薄膜トランジスタを示している。

【0094】図9(a)、図9(b)から明らかになるように、図9(b)に示す薄膜トランジスタTFTのソース電極SD1側の半導体層ASが図9(a)に示すそれよりも大きく形成されることによって(その過剰分を符号Iで示している)、終端側の薄膜トランジスタTFTのゲート信号線GLとソース電極SD1との間の容量Cgsが大きくなるようになっている。

【0095】すなわち、入力端子側の薄膜トランジスタのソース電極近傍の半導体層ASがゲート信号線GLと 重なる面積よりも、終端側の薄膜トランジスタのソース 電極近傍の半導体層ASがゲート信号線GLと重なる面 積が大きくなっている。

【0096】この場合、ゲート信号線GLの入力端子側から終端側へかけての各薄膜トランジスタTFTの容量 Cgsは順次大きくなるように構成しても、あるいは、 隣接する複数の各薄膜トランジスタを順次グループ化し、これらグループ毎に順次大きくなるように構成してもよい。

【0097】このように構成することによって、ゲート信号線GLへの走査信号の波形歪みによる画素電極ITO1の電位の正方向へのシフトを、飛び込み電圧の前記容量Cgsに依存する画素電極ITO1の電位の負方向へのシフトで相殺させることで、ゲート信号線GLの入力端子側と終端側の各液晶に印加される電圧を等しくさせている。このため、輝度変化による画面のちらつきを押さえることができる。

【0098】一般に液晶パネルにおける1ラインの書込み時間は、走査信号線駆動回路部104から出力されるTFTオン信号の幅で決まる時間内に完了する。

【0099】しかしながら、TFTオン信号は、水平走査周波数によってその幅が一義的に決まる矩形状パルスであり、一般に、矩形状パルスでは、その立ち上がりや立ち下がりの電流変化分(di/dt)が大きいため、信号経路中の時定数の影響を受けやすく、実際の立ち上がりや立ち下がり波形が時定数カーブに沿った曲線的な 波形(以下、この曲線的な波形のことを"波形歪み"と

20

30

14

13

称し曲率が大きい波形のことを"波形歪みが大きい"という)になるから、しかも、その波形歪みは信号経路の終端に近づくにつれて大きくなるから、前述の画素電圧 PXVの電位低下成分 Δ V は走査信号線の終端になるにつれて少なくなり、その結果、走査信号線の入力端子側に対して終端側の画素電圧(ソース電極電位)が高くなる。

【0100】かかる問題点は、特に、画素数を増大した場合や、画面サイズ(特に走査線方向のサイズ)を大きくした場合に顕著である。

【0101】図15の分布容量(Cgs、Cadd、Cgd等)が画素数や画面サイズに比例して大きくなるからである。

【0102】以下上記問題点を具体的に説明する。図17は液晶表示パネルの1ライン分の等価回路である。この図において、GTMはTFTオン信号の入力端子(すなわち図2の走査信号線駆動回路104の出力に接続する端子)であり、この端子GTMは、走査信号線駆動回路104と液晶表示パネルとの間の配線11を通して、液晶表示パネルのゲート信号線GLに接続されている。R11及びC11は配線11の抵抗成分と容量成分をそれぞれ表している。ゲート信号線GLは画素単位に等価されており、各画素のR12及びC12は各画素の抵抗分と容量分(分布容量とも呼び、Cgs+Cadd+Cgdに相当)をそれぞれ表している。

【0103】今ゲート信号線GLの二つの点a、cに注目し、それぞれの点におけるTFTオン信号の波形歪みを考える。aは端子GTMに最も近い点である。この点aのTFTオン信号を便宜的にVGaとする。cは端子GTMから最も遠い(言い換えれば走査信号線の終端の)点である。この点cのTFTオン信号を便宜的にVGcとする。

【0104】図18(a)は端子側、図18(b)は中央部、図18(c)は終端側のTFTの駆動波形を示す図である。いずれの信号VGa、VGcも、1水平走査期間内に割当てられた所定の書き込み期間Txで立ち上がりから立ち下がりまで変化する矩形パルスである。信号VGaの波形歪みは、R11とC11の時定数によって生じた微少なものであるが、信号VGcの波形歪みは、このR11とC11の時定数に、さらに1ラインの画素数のR12とC12を含めた時定数によって生じた大きなものである。このため、信号VGaの立ち下がりtflに比べて信号VGcの立ち下がりtfrが相当に遅くなっている。遅れの程度は、画素数が増えるほど、また、画面サイズが大きくなるほど顕著になる。上述の分布容量(すなわちC12)が増大するからである。

【0105】すなわち、tfr>tflの関係となり、その差は主に上述の分布容量の大きさに依存する。

【0106】従って先に説明した式1の関係から、端子側の画素電圧の低下成分ΔVlは終端側画素電圧の低下 50

成分ΔVrよりも大きくなる。

【0107】従来は単位画素の寄生容量(Cgs、Cds1、Cds2)及び保持容量(Cadd)は、画素電極の駆動条件を等しくするため、表示領域のどの場所でも一定になるように設計するのが常識であった。従って従来の技術では、先に述べた最適な共通電極の電圧Vcomは、実際は、ゲート信号線GLの端子側と終端側で異なっていた。

【0108】しかし従来は、表示画面のサイズが10型(縦15cm、横21cm)よりも小さく、ゲート信号線GLも長くなかったので(21cm以下)、入力端子側の画素と終端側の画素の間で、画素電極の電位低下成分 Δ V の差は無視出来る程小さく、液晶表示装置の駆動マージン(特に最適な共通電極電圧 V comのマージン)に余裕があったので、本発明の解決する課題を認識することが出来なかった。

【0109】従って従来の技術では、1ラインの画素数が多い場合や、表示領域のゲート信号線方向の長さが長くなると(少なくともゲート信号線の長さが27cm以上の液晶表示装置では)、もはや表示領域の全画素について共通電極に与える電圧を最適にすることは出来なくなってきた。

【0110】上記の課題を解決するために、上述した実施例では、薄膜トランジスタTFTのソース電極SD1側の半導体層ASの大きさを異ならしめることによって、その容量Cgsを異ならしめるようにしたものである。

【0111】また上述した実施例では薄膜トランジスタ TFTのチャネル形成領域(ソース電極SD1とドレイン電極SD2の間の領域)以外の部分で半導体層ASの 大きさを異ならせているので、ゲート・ソース間容量C gsを入力端子側と終端側で変えたことにより、TFT のサイズ(具体的にはチャネル長1及びチャネル幅w) が変わることがなく、液晶表示装置の設計が容易である。

【0112】また、式1から明らかなように画素電極の電位低下成分 Δ V を各画素間で差が少なくなるように調節する方法は、上述の実施例のように、ゲート・ソース間容量Cgsを調節する方法に限らず、保持容量素子Caddを調節する方法、液晶容量Cpix(具体的には画素電極 I TO 1 の面積あるいは画素電極 I TO 1 と共通電極 COM(図示せず)間の距離)を調節する方法、ソース・ドレイン間容量 Cds 1を調節する方法あるいは画素電極 I TO 1 とそれと隣接するドレイン信号線 D L間の寄生容量 Cds 2 を調節する方法であってもよい。

【0113】しかしゲート・ソース間容量Cgsを調節する上述の実施例の方が、式1の分子がゲート・ソース間容量Cgsのみで構成されていることから明らかなように、少ないゲート・ソース間容量Cgsの変化量で、

16

画素電極の電位低下成分Δ V を、広いダイナミックレンジで調節することが出来る。従って上述の実施例ではゲート・ソース間容量 C g s を変化させるためのスペースが少なくて済むので、画素の開口率を大きくすることが出来る。

15

【0115】なお、保持容量素子Cadd、液晶容量Cpix、ソース・ドレイン容量Cds1あるいは画素電極ドレイン信号線間容量Cds2により、画素電極の電位低下成分ΔVを調節する場合は、それらの容量が式1の分母を構成していることから明らかなように、走査信号駆動波形の歪みが大きくなる終端側の画素(c)でそれらの容量を小さくし、走査信号駆動波形の歪みが少ない入力端子側の画素(a)でそれらの容量を大きくすれば良い。

【0116】またゲート・ソース間容量Cgsを調節する方法は半導体層ASのゲート信号線GLとの重なり面積を調節するものに限るものではなく、図10に示すように、ゲート信号線GLに対するソース電極SD1のオーバーラップ領域の該ゲート信号線GLに図示に示すような突起部GLPを延在させて構成し、この突起部GLPの面積をゲート信号線GLの入力端子側で小さく終端側で大きく形成するようにしても同様の効果を得ることができるようになる。

【0117】さらに、図11に示すように、ゲート信号 30 線GLに対するソース電極SD1のオバーラップ領域を 該ゲート信号線GLの幅方向の長さを変えることによっ て異ならしめるようにしてもよいことはいうまでもな い。

【0118】すなわち、ゲート信号線GLに沿って配列される各画素領域を、互いに隣接する複数の画素領域毎にグループ化し、この各グループ化された画素領域のゲート信号線GLをその入力端子側から終端側へかけて順次幅を広げる(ソース電極SD1の画素電極ITO1と接続される側の幅を広げる)構成となっている。

【0119】また、図12、図13及び図14に示す、保持容量Caddに蓄積容量方式を採用している液晶表示装置の場合は、画素電極ITO1と容量線CLの重なる面積を入力端子側から終端側へかけて順次幅を広げる構成にすることによっても、画素電極の電位低下成分ΔVを調節することが出来る。図13及び図14に示す実施例では、容量線CLの幅W3を調節することにより、電位低下成分ΔVを調節している。

【0120】蓄積容量方式の液晶表示装置は、ゲート信 号線GLの分布容量が少ないので、走査信号VGの波形 50

歪みの影響を少なく出来る特徴を有する。しかし蓄積容量方式の液晶表示装置でも、上述の実施例のようにゲート・ソース間容量Cgsや保持容量Caddを調節して、入力端子側と終端側の電位低下成分 Δ V の差を小さくすることにより、走査信号 V G の波形歪みの影響を皆無に出来るので、最大級の表示画面を有する液晶表示装置を実現出来る。

【0121】また、ゲート信号線GLに入力した信号波形の歪みは、入力端から終端にいくに従って、単調に増加する。

【0122】図17のb部はゲート信号線(走査信号 線)GLの中央部を示し、その部分のTFT駆動波形を 図18 (b) に示す。図18 (a) は図17のaに示す 入力端子側のTFT駆動波形を示し、図18(c)は図 17のcに示す終端側のTFT駆動波形を示す。図18 (a)、図18(b)及び図18(c)を比較すると明 らかなように、中央部の走査信号VGbの立ち下がり時 間 t f は入力端子側の立下り時間 t f l と終端側の立下 り時間 tfrの間にある。すなわちtfl<tf<tf rの関係にある。従って、寄生容量が全ての画素で同等 になるように設計した、従来の液晶表示装置では、中央 部の画素電極の電位低下成分ΔVは、入力端子側の電位 低下成分ΔVIと出力端子側の電位低下成分ΔVrの間 にある。すなわち $\Delta V 1 > \Delta V > \Delta V r$  の関係にある。 【0123】したがって、ゲート信号線GLの中央部分 に対応する画素電板ITOの電圧の正方向へのシフト量 は、ゲート信号線GLの入力端に対応する画素電極IT Oよりも多く、ゲート信号線GLの終端に対応する画素 電極ITOより少ない。

30 【0124】ゆえに、ゲート信号線GLの中央部分に接続される薄膜トランジスタTFTのゲート電極とソース電極SD1の間の容量Cgsを、ゲート信号線GLの入力端に接続される薄膜トランジスタTFTの容量Cgsより大きく、ゲート信号線GLの終端に接続される薄膜トランジスタTFTの容量Cgsより小さくすることにより、入力端および終端の画素電極ITOと中央部の画素電極ITOに飛び込むゲート信号の漏洩成分を均一にすることができ、最適な共通電極電圧も入力端および終端の画素と中央部の画素で異なることがなく、表示領域の中央部でフリッカが発生することがない。

【0125】なお、ここでゲート信号線の入力端および 終端の画素電極ITO1は表示に寄与する画素電極IT O1で議論しており、遮光膜で遮光された画素電極IT O1や未完成の画素の画素電極などの、表示に寄与しな い画素電極ITO1は除外して考えるのが妥当であるこ とは、それらがフリッカと無関係であることからいうま でもない。

【0126】しかし、ゲート信号線の入力端および終端の画素電極 ITO1で、遮光されている画素電極 ITO 1に対応する画素にも、入力端側の薄膜トランジスタT

FTの容量Cgsよりも終端側の薄膜トランジスタTF Tの容量Cgsを大きくする構成を採用することによ り、液晶に直流成分が加わることがなく、液晶の寿命を 向上させる効果を奏することができる。

【0127】本実施例では、ゲート信号線GLに入力さ れる走査信号の波形歪みによるフリッカ防止対策、およ び露光装置の光学系の歪み等によるソース電極SD1の 位置ずれによるフリッカ防止対策を施した液晶表示装置 を説明したものであるが、これら各防止対策のうちいず れか一方を施すように構成してもよいことはいうまでも 10 ゲート絶縁膜GIのパターンを変更させている一実施例 ない。

【0128】しかし、ソース電極SD1の位置ずれによ るフリッカ防止対策を施した液晶表示装置に、ゲート信 号線GLに入力される走査信号の波形歪みによるフリッ カ防止対策を行うことにより、画素電極の電位低下成分 Δ V を高い精度で調節することが出来、表示領域を最大 級まで拡大しても、液晶表示パネルの駆動マージン(特 に共通電極電圧Vcomのマージン)を十分に確保する ことが出来る。

【0129】《容量の補正方法》つぎに、各画素の容量 20 の補正を行い、走査信号線の延在方行に沿ってそれら各 画素の容量の均一化を図る方法の一実施例について、図 39を用いて説明する。

【0130】同図(a)は、走査信号線の延在方向を横 軸にとった場合の容量補正値(この場合、一例としてC g s) を示したグラフである。

【0131】ここで、このグラフは、たとえば各画素を すべて均一のパターンとして形成した液晶表示装置(試 料)からのデータとしたものあるが、必ずしも均一のパ ターンからなる画素を有する液晶表示装置に限定される 30 ことはない。容量補正された液晶表示装置を試料とし て、さらに容量補正する場合もあるからである。このグ ラフを得る方法については後に詳述する。

【0132】また、同図(b)は、容量補正の対象とな る液晶表示装置の表示領域(画素の集合体)ARを前記 グラフと対応づけて描いたものである。

【0133】まず、同図(a)において、補正値をたと えば等間隔に区画する。この実施例の場合は、補正値を 6 等分に区画している。しかし、この区画数は必ずしも この値に限定されることはない。けだし、この区画数は 40 図39 (a) の特性のカーブが緩やかな場合は少なく、 急俊な場合は多くとることによって表示領域面における フリッカの発生を充分に防止できるからである。

【0134】そして、補正値の上記区画によって、表示 領域をその走査信号線の延在方法に沿ってA領域からF 領域までの6つの領域に区分する。ここで、たとえばA 領域を例にとって考えると、走査信号線と直交する映像 信号線の延在方向においてすべてA領域となる。映像信 号線の延在方向に形成される各画素は容量に点において ほぼ同一の条件であるという理由に基づくものである。

【0135】そして、走査信号線の延在方法における各 区分において、B領域のA領域に対する補正量、C領域 のB領域に対する補正量、D領域のC領域に対する補正 量、E領域のD領域に対する補正量、F領域のE領域に 対する補正量、はすべて同一であるという関係にある。 これら各領域は補正値を等間隔に区画し、それに対応づ けて得られた領域であるからである。

18

【0136】図40は、これら各領域において、薄膜ト ランジスタTFTのソース電極SD1、半導体層AS、 を示した図である。なお、図40は図1に対応する図で あり、これに限定されることはなく、上述した各実施例 及び後に示す各実施例のそれぞれの場合においても適用 できることはいうまでもない。

【0137】同図において、たとえば(a)はB領域の 薄膜トランジスタTFTのパターンを、(b)はC領域 の薄膜トランジスタTFTのパターンを、(c)はE領 域のパターンを示している。

【0138】同図(a)は、薄膜トランジスタTFTの ソース電極SD1、半導体層AS、ゲート絶縁膜GI は、それぞれ、外方に突出した突起PRが形成され、そ の突起PRに相当する分だけの面積が大きくなってい

【0139】ここで、この突起PSは、本実施例による 容量補正の際に用いられる最小単位のパターン(基準と なる最小単位があるのではなく、設計者によって任意に 定められるパターンである)に相当するものであり、C 領域、D領域、E領域、およびF領域の各薄膜トランジ スタTFTの容量を補正するための基準パターンとなる ものである。

【0140】すなわち、同図(b)において、薄膜トラ ンジスタTFTのソース電極SD1、半導体層AS、ゲ ート絶縁膜GIは、それぞれ、外方に突出した突起PR が形成されているのは同図(a)と同じであるが、同図 (a) と比較して、突起PRの面積が2倍となってい る。換言すれば、薄膜トランジスタTFTのソース電極 SD1、半導体層AS、ゲート絶縁膜GIには、それぞ れ、同図(a)に示した突起PRと同じ面積のものが2 個設けられている。

【0141】同図(c)においては、薄膜トランジスタ TFTのソース電極SD1、半導体層AS、ゲート絶縁 膜GIは、それぞれ、外方に突出した突起の面積PR が、同図(a)と比較して4倍となっている。

【0142】すなわち、このことから明らかとなるよう に、同図(a)に示した各パターンを基準として、B領 域、C領域、D領域、E領域、F領域毎に一つづつ突起 PR(最小パターン)が増加している関係にある。

【0143】このことは、各画素の容量補正をするため に、各画素のパターンを変更してフォトマスクを設計・ 50 作成する際において、各パターンの面積を考慮した変更

(換言すればパターン形状の大幅な変更にまで及ぶ)が なく、その煩雑な作業を回避できるという多大な効果を ともなうことはいうまでもない。

19

【0144】上述した実施例では、容量補正値を区分す る際に等間隔に区画したものであるが、必ずしも等間隔 にする必要はないことはいうまでもない。たとえば特性 カーブの状態によってある個所の区分が他の個所の区分 の倍数とすること等が、表示領域にて発生するフリッカ を回避するのに適当な場合があるからである。

【O145】また、上述した実施例は、各画素のパター 10 に市松模様あるいはストライプラインがある。 ンの変更に際して、そのフォトマスクを設計・作成した ものである。しかし、これに限定されることなく、露光 パターン (フォトマスク) の光源に対する移動 (回転も 含む概念) によって該画素のパターンを変更するように してもよいことはいうまでもない。

【0146】たとえば、図41 (a) にCg sを形成す る薄膜トランジスタTFTのゲートとソースのパターン グリッド図を示す。通常は同図に示すようにゲートとソ ースのパターングリッドは一致するため、フォトマスク で画素パターンを変化させていない限り、表示領域内の 20 画素は任意の部分で同一のものが形成される。

【0147】ここで、パターン形成時のフォトグラフィ 工程において、同図(b)に示すように、ゲートパター ングリッドに対してソースパターングリッドにオフセッ トを加えて形成すると、同様の効果が得られる。

【0148】この場合、隣接する領域において各パター ンがほぼ連続に変化し、明確な領域分けはできないが、 任意の部分で走査信号線の入力側の画素のCgsをCg s 1、走査信号線の主力側の画素のCgsをCgs2と した場合、Cgs2>cgs1の関係を得ることができ るようになる。

【0149】また、互いに隣接する複数の画素に対して ーのフォトマスクを形成し、このフォトマスクを表示領 域内でいわゆるステップアンドリピートしながら選択露 光する際に、A領域ないしF領域の各領域ごとに該フォ トマスクを適当に光源に対して移動(回転をも含む概 念) させるようにしてもよいことはいうまでもない。

【0150】また、上述した実施例では、補正値を区画 する各区分に対応して走査信号線の延在距離を区画する ようにしたものである。しかし、これに限定されること 40 なく、たとえば図42に示すように、走査信号線の延在 距離を区画する各区分に対応して補正値を区画するよう にしてもよいことはいうまでもない。

【0151】この場合、表示領域面から補正が必要な領 域を区分けして行う場合において有効となる。

【0152】さらに、上述した実施例では、Cgsの補 正について説明したものである。しかし、たとえばCa dd、Csd等の場合においては、図43に示すように な特性(走査信号線の延在距離に対する容量補正量)が 得られることから、この特性に基づき、上述したと同様 50 した段階を示している。なお、上記写真(ホト)処理と

の工程を経て、容量の補正を行うようにしてもよい。

【0153】ここで、走査信号線の延在方向を横軸にと った場合の Cg sの容量補正値を示したグラフ(図39

(a)) を得る方法の一実施例について説明する。

【0154】(1)光学測定による表示領域内の最適V comを測定する。

【0155】まず、最適Vcomを測定するには、特定 階調の中間調と黒を空間分解したパターンを表示させ る。この空間分解したパターンとしては、図に示すよう

【0156】これらのパターンは反転駆動による輝度平 滑がキャンセルされるため、Vcomが変化すると輝度 変化あるいはチラツキを生じることになる。

【0157】図45(b)、(b')は、その(a)、 (a') に対してV c o mが変化して輝度変化が生じて いることを示している。

【0158】このため、Vcomを変化させ輝度の時間 変動を測定(スペクトロアナライザ等で)することで、 図46に示すように、最適Vcomを得、これを表示領 域面の各点で測定する。

【0159】(2)仕上がりによるVcom変動 そして、上記(1)の工程で測定した面内の各点での薄 膜トランジスタTFTのパターンを確認する。

【0160】まず、該パターンから、Cgs、Cad d、Cpxを構成するパターンの面積を算出する。

【0161】そして、誘電体膜の比誘電率から容量を求 める。さらに、この容量から各点での飛込み電圧 ΔVs を算出する。

【0162】(3) V c o m補正

(1) で求めたVcom分布と(2) で求めた飛込み電 30 圧ΔVs分布を比較し(図47参照)、Vcom面内分 布から飛込み電圧 Δ V s 分布を除く (図 4 8 参照)。

> 【0163】そして、これによりVcom面内分布が求 められる (図49参照)。その後、算出されたVcom 分布をフラットにし、飛込み電圧 ΔVs 分布を求め (図 50参照)、これからCgsの分布が求められる(図5 1参照)。

> 【0164】なお、Cadd、Csdの場合の特性も同 様に算出できることはいうまでもない。

【0165】《透明基板SUB1の製造方法》つぎに、 図3に示す液晶表示装置の第1の透明絶縁基板(薄膜ト ランジスタ基板) SUB1側の製造方法について、図1 9~図21を参照して説明する。なお、同図において、 中央の文字は工程名の略称であり、左側は薄膜トランジ スタTFT (IV-IV切断線)、右側は保持容量Cadd (VI -VI切断線)の断面形状で見た加工の流れを示す。工程 BおよびDを除き、工程A~Gの工程は各写真(ホト) 処理に対応して区分けしたもので、各工程のいずれの切 断図もホト処理後の加工が終わり、ホトレジストを除去 は本説明ではホトレジストの塗布からマスクを使用した 選択露光を経て、それを現像するまでの一連の作業を示 すものとし、繰り返しの説明は避ける。以下区分した工 程にしたがって説明する。

# 【0166】工程A、図19

7059ガラス(商品名)からなる第1の透明絶縁基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 により設けた後、500℃、60分間のベークを行な う。なお、このSIO膜は透明絶縁膜SUB1の表面凹 略できる工程である。膜厚が2800ÅのA1一Ta、 Al-Ti-Ta、Al-Pd等からなる第1導電膜g 1をスパッタリングにより設ける。ホト処理後、リン酸 と硝酸と氷酢酸との混酸液で第1導電膜 g 1を選択的に エッチングする。

#### 【0167】工程B、図19

レジスト直描後(前述した陽極酸化パターン形成後)、 3%酒石酸をアンモニアによりPH6. 25±0. 05 に調整した溶液をエチレングリコール液で1:9に稀釈 した液からなる陽極酸化液中に基板SUB1を浸漬し、 化成電流密度が 0.5 mA/c m²になるように調整す る (定電流化成)。 つぎに、所定のA12〇3 膜厚が得 られるのに必要な化成電圧125Vに達するまで陽極酸 化(陽極化成)を行なう。その後、この状態で数10分 保持することが望ましい(定電圧化成)。これは均一な Al2O3膜を得る上で大事なことである。それによっ て、導電膜 g 1 が陽極酸化され、走査信号線(ゲートラ イン) GL上および側面に自己整合的に膜厚が1800 Aの陽極酸化膜AOFが形成され、薄膜トランジスタT FTのゲート絶縁膜の一部となる。

#### 【0168】工程C、図19

膜厚が1400ÅのITO膜からなる導電膜ITOをス パッタリングにより設ける。ホト処理後、エッチング液 として塩酸と硝酸の混酸液で導電膜ITOを選択的にエ ッチングすることにより、保持容量Caddの一方の電極お よび透明画素電極 I TO1を形成する。

# 【0169】工程D、図20

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚2000Åの窒化Si膜を設 して、膜厚が2000Åのi型非晶質Si膜を設けたの ち、プラズマC V D装置に水素ガス、ホスフィンガスを 導入して膜厚が300ÅのN+型の非晶質Si膜dOを 設ける。この成膜は同一CVD装置で反応室を変え連続 して行なう。

#### 【0170】工程E、図20

ホト処理後、ドライエッチングガスとしてSF6、BC 1を使用してN+型非晶質Si膜dO、i型非晶質Si 膜ASをエッチングする。続けて、SF6を使用して窒 化Si膜GIをエッチングする。もちろん、SF6ガス 50 晶表示パネルのパターンを形成しても良い。

でN+型非晶質Si膜dO、i型非晶質Si膜ASおよ び窒化Si膜GIを連続してエッチングしても良い。

【0171】このように3層のCVD膜をSF6を主成 分とするガスで連続的にエッチングすることにより、i 型非晶質Si膜ASおよび窒化Si膜GIの側壁をテー パ形状に加工することが出来る。上記テーパ形状のた め、その上部にソース電極SD1が形成された場合も断 線の確率は著しく低減される。N+型非晶質Si膜dO のテーパ角度は90度に近いが、厚さ300Åと薄いた 凸を緩和するために形成するが、凹凸が少ない場合、省 10 めに、この段差での断線の確率は非常に小さい。したが って、N+型非晶質Si膜dO、i型非晶質Si膜A S、窒化Si膜GIの平面パターンは厳密には同一パタ ーンではなく、断面が順テーパ形状となるため、N+型 非晶質Si膜dO、i型非晶質Si膜AS、窒化Si膜 GIの順に大きなパターンとなる。

# 【0172】工程F、図21

膜厚が600ÅのCrからなる第1導電膜d1をスパッ タリングにより設ける。ホト処理後、第1導電膜d1を 硝酸第2セリウムアンモニウム溶液でエッチングし、ド 20 レイン信号線DL、ソース電極SD1、ドレイン電極S D2を形成する。

【0173】ここで本実施例では、工程Eに示すよう に、N+型非晶質Si膜dO、i型非晶質Si膜AS、 窒化Si膜GIが順テーパとなっているため、ソース電 極SD1を第1導電膜 d 1のみで形成してもソース電極 SD1が断線することがない。

【0174】つぎに、ドライエッチング装置にSF6、 BC1を導入してN+型非晶質Si膜dOをエッチング することにより、ソースとドレイン間のN+型半導体膜 30 dОを選択的に除去する。

# 【0175】工程G、図21

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が0.6μmの窒化Si膜を設 ける。ホト処理後、ドライエッチングガスとしてSF6 を使用してエッチングすることにより、保護膜 PSV1 を形成する。保護膜としてはCVDで形成したSiN膜 のみならず、有機材料を用いたものも使用できる。

【0176】《ホトマスクの設計》第1の基板SUB1 の各層のパターンはホトリソグラフィにより形成され け、プラズマCVD装置にシランガス、水素ガスを導入 40 る。図22(a)はパターン形成方法の1例を示す図で ある。

> 【0177】MSK1は基板に転写する為のパターンP ATが形成されたホトマスクである。MSK1は一つ で、液晶表示パネルの一層の全パターンが形成されてい

> 【0178】SUB1は主面にホトレジストが塗布され た基板である。図22(a)の例では、一つの基板SU B1に一つの液晶表示パネルのパターンを形成する例を 示している。しかし一つのマザーガラス基板に複数の液

【0179】ホトマスクにはアライメントマークALM が設けられ、基板に設けたアライメントマークALM' とホトマスクのアライメントマーク ALMを合わせるこ とにより、第1の基板SUB1の各層間の合せを行う。 【0180】水銀灯などの光源LITで発生した紫外線 等の光は、レンズ光学系LENで均一な面光源に加工さ れ、反射鏡MIRに送られる。

【0181】反射鏡MIRに送られた、光はスリットS LTに向けて反射され、スリットSLTを通った光は線 状の光となりホトマスクMSK1を照らす。

【0182】ホトマスクMSK1を透過した線状の光は 基板SUB1上に当たりホトレジストを感光させる。

【0183】このとき、光の当たるeの部分のみホトマ スクMSK1のパターンPATが基板SUB1上に転写 される。

【0184】図22(a)の矢印に示す方向に、基板及 びホトマスクに対して、スリットSLTや反射鏡MIR を相対的に移動させることにより、ホトマスクMSK1 のパターンPATが基板SUB1のパターンPAT'と して転写される。

【0185】図22(b)は図22(a)に示す方法で 用いる。ホトマスクMSK1のパターンPATの例を示 すものである。

【0186】図9に示す実施例を基に説明すると、図2 2 (b) に示すホトマスクMSK1は半導体層ASのパ ターンが形成されている。

【0187】ゲート信号線GLの延在する方向はxであ るとすると、図22(b)のaは入力端子側の半導体層 AS、bは終端側の半導体層ASのパターンを示してい る。図22(b)のIの部分は、先に述べた、ゲート・ ソース間容量Cgsを調節する為のパターンである。

【0188】図22(a)、図22(b)に示す、一つ のホトマスクMSK1に液晶表示パネルの一つの層の全 パターンを形成し、基板SUB1の所望の層(例えば半 導体層AS)をパターン形成する方法によれば、同じ露 光条件で、入力端子側と、終端側のパターンを形成する ことが出来るので、画素電極の電位低下成分ΔVを調節 する為のパターンIを高い精度で形成することが出来

トロールすることが出来るので、液晶表示パネルを駆動 する時のマージン(特に共通電極電圧Vcomのマージ ン)が向上する。

【0190】なお、図22(a)に示すように、基板S UB1上のパターンPAT'の形成には、反射鏡MIR やスリットSLTを移動させて露光しているので、機械 的な部分の精度により、基板上のパターンPAT'にゆ がみを生じることがある。

【0191】しかし、図1、図7 (a) ~図7 (d) 及 び図8で示した、ソース電極SD1の延在方向に直交す 50 の制約が少ない。

る幅WOの長さが前記チャネル幅Wより小さく形成する 構成とすることにより、ソース電極SD1とゲート信号 線GLの合せずれによる、ゲート、ソース間容量Cgs の変動が少なくなる為、露光工程のゆがみの影響を小さ く出来る。

24

【0192】図23 (a) は第1の基板SUB1にパタ ーンを形成する方法の他の例を示すものである。

【0193】図22 (a) と異なる点は、基板SUB1 上のパターンPAT、を複数のブロックパターンPAT 10 i、PATii、PATiii、PATivに分け、各ブロッ ク毎に1枚のホトマスクMSKi、MSKii、MSKii i、MSKivを用いるものである。

【0194】図23 (b) は、図23 (a) に示す方法 で用いる複数のホトマスクMSKi、MSKii、MSKi ii、MSKivのパターンの例を示すものである。

【0195】図9に示す実施例を基に説明すると、図2 3 (b) は半導体層ASのホトマスクの例を示してい る。ゲート信号線GLの延在する方向はxであるとする と、ホトマスクMSKi、MSKivは入力端子側、ホト マスクMSKii、MSKiiiは終端側のホトマスクを示 している。また図23(b)に示すaは入力端子側の半 導体層ASのパターン, bは終端側の半導体層ASのパ ターンを示している。図23(b)のIの部分は先に述 べたゲート・ソース間容量Cgsを調節する為のパター ンである。

【0196】その他、特に説明しない点は先に述べた図 22 (a)、図22 (b) に示す実施例と同じである。 【0197】図23 (a) に示す実施例によれは、一つ の液晶表示装置の一つの層のパターンPAT'を複数の ホトマスクMSKi、MSKii、MSKiii、MSKiv により形成するので、表示画面の大きな液晶表示装置を 作ることが出来る。

【0198】しかし図23(a)に示す実施例では、入 力端子側と終端側で、電位低下成分ΔVを調節するパタ ーン【を、異なるホトマスクで形成する必要があるの で、高い精度で電位低下成分ΔVを調節することが困難 である。

【0199】また、図23 (a) に示す実施例では、基 板SUB1の各プロックパターンPATi'、PATi 【0189】従って、電位低下成分 A V を精度良くコン 40 i'、 P A T i i'、 P A T i v'の間の境界領域では、 複数回重なって露光される為、パターンが他の部分に比 べ細くなる。

> 【0200】従って、複数回露光する部分を避けた部分 に、電位低下成分 A V を調節するパターン I を設ける必

> 【0201】それに対し、図22(a)に示す実施例 は、一枚のホトマスクMSK1で液晶表示装置の一つの 層の全パターンPAT'を形成するので、境界領域がな く、電位低下成分△∨を調節するパターンⅠを設ける為

【0202】しかし、最大級の表示領域を有する液晶表示装置を製造する場合には、電位低下成分ΔVを調節するパターンIの精度を考えなければ、図23(a)に示す実施例の方が適している。

【0203】上述した図22(a)、図22(b) あるいは図23(a)、図23(b) に示されるパターンの形成方法は、半導体層ASに、電位低下成分 $\Delta$ Vを調節するパターン I を設けた例を示しているが、その他の層に電位低下成分 $\Delta$ Vを調節するパターン I を設けても良い。

【0204】例えば、図10、図11に示す実施例においては、ゲート信号線GLを形成する工程(第1フォト)のホトマスクに、図22(a)、図22(b)あるいは図23(a)、図23(b)に示すパターンの形成方法を用いても良い。またソース電極SD1を形成する工程(第4フォト)で用いるホトマスクに、図22

- (a)、図22(b) あるいは図23(a)、図23
- (b) に示すパターンの形成方法を用いても良い。

【0206】しかし図24に示す構成の液晶表示装置でも、2つの走査信号線駆動回路部104から遠い中央部の画素Bの走査信号VGの波形歪みは、2つの走査信号線駆動回路部104に近い側の画素A、Cの走査信号VGの波形歪みよりも、大きい。

【0207】従って図24に示す両側駆動の液晶表示装 30 置でも、入力端子から遠い側の画素Bのゲート・ソース間容量Cgsを、入力端子に近い側の画素A、Cのゲート・ソース間容量Cgsよりも、大きくすることにより、走査信号VGの波形歪みによる画素電極の電位低下成分ΔVの差を小さくすることが出来る。

【0208】具体的なゲート・ソース間容量Cgsの調節方法は、図9、図10、図11に示す実施例の通りである。

【0209】なお、図24に示す両側駆動の液晶表示装置でも、画素電極の電位低下成分ΔVの差を小さくする方法は、ゲート・ソース間容量Cgsを調節するものに限らず、保持容量Cadd、液晶容量Cpix、ソース・ドレイン間容量Cds1、あるいは画素電極ドレイン信号線間容量Cds2を調節するものであってもよい。

【0210】また、本実施例ではゲート電極形成、ゲート絶縁膜形成、半導体層形成、ソース・ドレイン電極形成の順序で形成する逆スタガ構造の薄膜トランジスタTFTを示した。

【0211】しかし、本発明は逆スタガ構造の薄膜トランジスタTFTを用いた液晶表示装置に限定するもので 50

はなく、半導体層上にゲート絶縁膜を介してゲート電極を形成する正スタガ構造の薄膜トランジスタTFTを用いる液晶表示装置に本発明を適用してもよい。

【0212】実施の形態2

また、本発明は、いわゆる縦電界方式の液晶表示装置を一実施例として説明したものである。しかし、一方の透明基板の液晶側の面に互いに対向する一対の電極を設け、これら各電極の間に該透明基板と平行に電界を生じさせる横電界方式(In Plain Switching 方式)の場合にも全く事情が同じであることから、この横電界方式の液晶表示装置にも適用することができる。

【0213】図25は本発明を適用した機電界方式のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。

【0214】図26は図25の3-3切断線における断面を示す図である。図25、図26に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFT、蓄積容量Cstg、画素電極PXおよび対向電極COM2が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。

【0215】また、透明ガラス基板SUB1、SUB2のそれぞれの内側(液晶LC側)の表面には、液晶の初期配向を制御する配向膜ORI1、ORI2が設けられており、透明ガラス基板SUB1、SUB2のそれぞれの外側の表面には、偏光軸が直交して配置された(クロスニコル配置)偏光板が設けられている。

【0216】図25に示すように、各画素はゲート信号線(走査信号線または水平信号線)GLと、対向電圧信30号線(共通電極配線)COM1と、隣接する2本のドレイン信号線(映像信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、蓄積容量Cstg、画素電極PXおよび対向電極COM2を含む。ゲート信号線GL、対向電圧信号線COM1は図では左右方向に延在し、上下方向に複数本配置されている。ドレイン信号線DLは上下方向に延在し、左右方向に複数本配置されている。画素電極PXは薄膜トランジスタTFTと接続され、対向電極COM2は対向電圧信号線COM1と一体になっている。

【0217】ドレイン信号線DLに沿って上下に隣接する2画素では、図25のA線で折曲げたとき、平面構成が重なり合う構成となっている。これは、対向電圧信号線COM1をドレイン信号線DLに沿って上下に隣接する2画素で共通化し、対向電圧信号線COM1の電極幅を拡大することにより、対向電圧信号線COM1の抵抗を低減するためである。これにより、外部回路から左右方向の各画素の対向電極COM2へ対向電圧を十分に供給することが容易になる。

【0218】画素電極PXと対向電極COM2は互いに

対向し、各画素電極PXと対向電極COM2との間の電 界により液晶LCの光学的な状態を制御し、表示を制御 する。画素電極PXと対向電極COM2は櫛歯状に構成 され、それぞれ、図の上下方向に長細い電極となってい る。

27

【0219】ゲート信号線GLは終端側の画素のゲート 電極GTに十分に走査電圧が印加するだけの抵抗値を満 足するように電極幅を設定する。また、対向電圧信号線 COM1も終端側の画素の対向電極COM2に十分に対 向電圧が印加できるだけの抵抗値を満足するように電極 10 幅を設定する。

【0220】図25において、符号Iで示す部分が、画 素電極の電位低下成分 A V を調節する部分である。符号 I で示す部分は画素電極 Pxと一体に形成されており、 ゲート信号線GLと絶縁膜GIを介して重ねることによ り、ゲート・ソース間容量Cgsを構成している。

【0221】従って図25に示す実施例では、ゲート・ ソース間容量調節パターンIとゲート信号線GLの重な る部分の面積を、入力端子に近い側の画素で小さくし、 入力端子から遠い側の画素で大きくすることにより、画 20 素電極の電位低下成分△Ⅴの画素間の差を少なくしてい る。

【0222】横電界方式の液晶表示装置は視角特性が広 い特徴がある。従って表示領域の大きな液晶表示装置 に、横電界方式を採用することにより、視角特性が狭い ために画面の一部が見えなくなるという従来の問題を解 決することが出来る。

【0223】従って横電界方式の液晶表示装置に本発明 を適用することにより、ゲート信号線GLが長くなった ことによる駆動波形の歪みの影響を少なく出来るので、 最大級の表示領域を有する液晶表示装置を実現すること が出来る。

【0224】横電界方式の液晶表示装置においても、画 素電極の電位低下成分ΔVを調節する方法はゲート・ソ ース間容量Cgsを調節する方法に限らず、保持容量C a d d、液晶容量Cpix、ソース・ドレイン間容量C ds1あるいは画素電極ドレイン信号線間容量Cds2 を調節するものであってもよい。

# 【0225】実施の形態3

次に、ゲート・ソース間容量Cgsを調節する他の実施 40 例を図27(a)及び図27(b)に示す。

【0226】図27 (a) 及び図27 (b) は図3に示 す画素の平面図の、薄膜トランジスタTFTの近辺の部 分を示した図である。図27(a)及び図27(b)に 記載の無い部分の構成は図3に示す画素の構成と同じで ある。

【0227】図27(a)は入力端子側の画素の薄膜ト ランジスタTFT、図27(b)は入力端子から遠い側 の薄膜トランジスタTFTの構成を示す。

ャネル長しの方向をゲート信号線GLの延在する方向と 垂直に配置している。

【0229】本実施例では、半導体層ASに設けた調節 パターンI1と、ソース電極SD1に設けた調節パター ン I 2の2つの部分で、ゲート・ソース間容量Cgsを 調節し、画素電極の電位低下成分△∨の画素間の差を少 なくしている。従って本実施例では、狭い領域に調節パ ターン I 1 及び調節パターン I 2を設けることが出来る ので、画素の開口率を向上することが出来る。

【0230】また図27(a)及び図27(b)に示す ように、本実施例ではソース電極SD1に設けた調節パ ターン I 2を、薄膜トランジスタTFTのチャネル長 1 及びチャネル幅Wを規定する部分から離して設けている ので、ソース電極SD1に調節パターン I2を設けたこ とにより薄膜トランジスタTFTの駆動能力が変わるこ ともない。

#### 【0231】実施の形態4

図28 (a) 及び図28 (b) はゲート・ソース間容量 Cgsを調節する別の実施例を示す。

【0232】図28 (a) 及び図28 (b) も図3に示 す画素の平面図の、薄膜トランジスタTFTの近辺の部 分を示した図である。図28(a)及び図28(b)に 記載の無い部分の構成は図3に示す画素の構成と同じで

【0233】図28(a)は入力端子側の画素の薄膜ト ランジスタTFT、図28(b)は入力端子から遠い側 の薄膜トランジスタTFTの構成を示す。

【0234】本実施例では薄膜トランジスタTFTのゲ ート電極GTをゲート信号線GLから分岐して設けてい 30 る。

【0235】本実施例では、薄膜トランジスタTFTの ゲート電極GTの、ソース電極SD1と重なる部分に、 切り欠きパターンI3を設けてゲート・ソース間容量C g sを調節し、画素電極の電位低下成分 A Vの画素間の 差を少なくしている。従って本実施例では、遮光性金属 膜からなるゲート電極GTに突起を設ける場合と異な り、開口率を犠牲にすることがない。

【0236】図28(a)及び図28(b)に示すゲー ト電極GTに設けた切り欠きパターンI3により、走査 信号の波形歪みによる画素電極の電位低下成分ΔVの差 を小さくするためには、入力端子に近い画素程切り欠き パターン [3の切り欠き量を多くすればよい。

【0237】また図28 (a) 及び図28 (b) に示す 本実施例でも、ゲート電極GTに設けた調節パターンI 3を、薄膜トランジスタTFTのチャネル長 1 及びチャ ネル幅Wを規定する部分から離して設けているので、ゲ ート電極GTに調節パターンI3を設けたことにより薄 膜トランジスタTFTの駆動能力が変わることがない。

【0238】実施の形態5

【0228】本実施例では薄膜トランジスタTFTのチ 50 次に、画素の開口率を高くした液晶表示装置に、走査信

号の波形歪みによる画素電極の電位低下成分△Ⅴの差を 小さくする対策を施した実施例を説明する。

【0239】《画素領域の構成》図29 (a) は、本実 施例の、図2の点線枠Aに対応する画素領域の具体的な 構成を示す平面図である。

【0240】なお、図29(a)のIV-IV線における断 面図を図30に、V-V線における断面図を図31に、VI -VI線における断面図を図32に示している。

【0241】液晶表示パネルは図30に示すように、液 晶LCを基準に第1の透明基板SUB1側には薄膜トラ ンジスタTFTおよび画素電極ITO1が形成され、第 2の透明基板SUB2側にはカラーフィルタFIL、ブ ラックマトリックスパターン (第1の遮光膜) BM1が 形成されている。

【0242】図30において、POL1は第1の透明基 板SUB1に設けられる第1偏光板、POL2は第2の 透明基板SUB2に設けられる第2偏光板である。

【0243】まず、ガラス等から成る第1の透明基板S UB1の液晶側の面に、そのx方向に延在しy方向に並 設されるゲート信号線GLが形成されている。

【0244】このゲート信号線GLは、クロム、モリブ デン、クロムとモリブデンの合金、アルミニウム、タン タルあるいはチタン等からなる導電層 g l で構成されて いる。またゲート信号線GLの配線抵抗を下げるため に、上述した導電膜の積層膜を用いてゲート信号線GL を構成してもよい。またゲート信号線GLにアルミニウ ムを用いる場合は、ヒロックやホイスカ等の突起を無く すために、タンタル、チタンあるいはニオブ等の金属を 少量添加した合金を用いてもよい。

【0245】そして、このゲート信号線GLと後述する ドレイン信号線DLとで囲まれる画素領域の大部分に は、透明導電膜(たとえばIndium-Tin-Oxide)からなる 画素電極ITO1が形成されている。

【0246】画素領域の図面左下側のゲート信号線GL 上の一部は薄膜トランジスタTFTの形成領域となって いる。薄膜トランジスタTFTは、たとえばSiNから なるゲート絶縁膜GI、i型非晶質Siからなる半導体 層AS、不純物を含んだ非晶質Siからなる半導体層 d 0、ドレイン電極SD2およびソース電極SD1が順次 積層されて形成されている。

【0247】そして、ドレイン電極SD2およびソース 電極SD1はドレイン信号線DLと同時に形成されるよ うになっている。

【0248】ドレイン信号線DLは、図31に示すよう に絶縁膜GI、半導体層AS及び不純物を含んだ非晶質 Siからなる半導体層d0上に形成され、クロム、モリ ブデン、クロムとモリブデンの合金、アルミニウム、タ ンタルあるいはチタン等の導電膜の単層あるいは積層体 によって形成されている。ドレイン信号線DLの形成領 域に半導体層AS及び不純物を含んだ半導体層dOを形 50 e) 等の透明導電膜からなる。

成しているのは、たとえばドレイン信号線DLが半導体 層AS及び不純物を含んだ半導体層dOの段差による断 線を防止するためである。

【0249】薄膜トランジスタTFTのドレイン電極S D2はドレイン信号線DLと一体に形成され、またソー ス電極SD1はドレイン電極SD2と所定のチャネル長 1の分だけ離間されて形成されている。

【0250】ソース電極SD1及びドレイン電極SD2 の上には絶縁膜からなる保護膜PSV1が設けられてい る。保護膜PSV1は、液晶の薄膜トランジスタTFT への直接の接触による特性劣化を回避するようになって いる。保護膜PSV1は窒化シリコン膜あるいはポリイ ミド等の有機樹脂膜のように耐湿性の良い膜から成る。 保護膜PSV1の上には画素電極ITO1が形成されて いる。

【0251】ソース電極SD1上の保護膜PSV1に は、ソース電極SD1と画素電極ITO1を電気的に接 続するためのスルーホールCONTが設けられている。

【0252】また、保持容量素子Caddは、図32に 20 示すように、ゲート信号線(薄膜トランジスタTFTを 駆動するゲート信号線と隣接する他のゲート信号線)G Lを一方の電極、画素電極 ITO1と同時に形成される 導電層を他方の電極とし、それらの間に介在される絶縁 膜GI、保護膜PSV1を誘電体膜として構成されてい

【0253】絶縁膜GI、保護膜PSV1は、薄膜トラ ンジスタTFTにおけるそれらの形成と同時に形成され るようになっており、また、他方の電極である導電層は 前記画素電極 I TO1と同時に形成されている。

【0254】また、画素電極 ITO1の表面の全域には 30 液晶の配向を規制するための配向膜ORI1が形成され ている。

【0255】本実施例では、画素電極 ITO1とゲート 信号線GL及びドレイン信号線DLの間には絶縁膜であ る保護膜PSV1が存在するので、画素電極ITO1と ゲート信号線G L あるいは画素電極 I TO1とドレイン 信号線DLが平面的に重なったとしても短絡することが ない。従って本実施例では画素電極 I TO1を大きく形 成することが出来るので、画素の開口が大きくなる、液 晶容量Cpixが増えるので保持容量Caddを小さく 40 することが出来る等の特徴を有する。

【0256】ガラス等から成る第2の透明基板SUB2 の内側(液晶LC側)の表面には、第1遮光膜BM1、 カラーフィルタFIL、共通透明電極COM及び上部配 向膜ORI2が順次積層して設けられている。

【O257】第1遮光膜BM1は、クロム、アルミニウ ム等の遮光性金属膜や、アクリル等の樹脂膜に染料、顔 料あるいはカーボンなどを添加した遮光性の有機膜から なる。共通透明電極COMはITO (Indium-Tin-Oxid

30

31

【0258】カラーフィルタFILはアクリル等の有機 樹脂膜からなる基材に、染料あるいは顔料を添加したも のからなる。

【0259】またカラーフィルタFILの染料や顔料が 液晶LCを汚染するのを防止するために、カラーフィル タFILと共通透明電極COMの間に、アクリル等の有 機樹脂膜からなるカラーフィルタ保護膜を設けてもよ

【0260】《第2遮光膜BM2》本実施例では、図2 9 (a)、図31に示すように、ドレイン信号線DLが 形成される第1の透明基板SUB1上に、遮光性の金属 膜からなる、第2遮光膜BM2が設けられている。第2 遮光膜BM2はゲート信号線GLを構成する導電膜g1 と同じ材料で、ゲート信号線GLと同層に形成される。 【0261】この第2遮光膜BM2は平面構造上は図2 9 (a) に示すようにドレイン信号線DLに沿って画素 電極 ITO1とオーバラップし、しかも、ドレイン信号 線DLとは重ならないように形成されている。一方、断 面構造的には図31に示すように、第2遮光膜SUB2 はドレイン信号線DLとゲート絶縁膜GIによって絶縁 20 分離されている。このため、第2遮光膜BM2とドレイ ン信号線DLが短絡する可能性は小さい。また、画素電 極ITO1と第2遮光膜BM2はゲート絶縁膜GI及び 保護膜PSV1で絶縁分離されている。

【0262】第2遮光膜BM2は、1画素の画素に対す る画素電極の透過部の面積、すなわち開口率を向上さ せ、表示パネルの明るさを向上させる機能を有する。図 28に示した表示パネルにおいて、バックライトBLは 第1の透明基板SUB1の一方の側に設定される。 バッ クライトBLは第2の透明基板SUB2側に設けても良 いが、以下では、便宜上バックライトが第1の透明基板 SUB1側から照射され、第2の透明基板SUB2側か ら観察する場合を例に示す。 照射光は第1の透明基板 S UB1を透過し、第1の透明基板SUB1上の遮光性の 膜(ゲート信号線GL、ドレイン信号線DL及び第2遮 光膜BM2)が形成されていない部分から液晶LCに入 る。この光は第2の透明基板SUB2に形成された共通 電極COMと第1の透明基板SUB1に形成された画素 電極 I T O 1 間に印加された電圧で制御される。

【0263】表示パネルが、画素電極 I T O 1 に電圧を 40 加えると光の透過率が低下する、ノーマリホワイトモー ドでは、本実施例のように第2遮光膜BM2が形成され ていない場合、第2の透明基板SUB2に設けた第1遮 光膜BM1で画素電極ITO1の周囲を広く覆う必要が あり、さもないと、ドレイン信号線DLあるいはゲート 信号線GLと画素電極ITO1の隙間から電圧で制御出 来ない光が漏れ、表示のコントラストが低下する。ま た、第2の透明基板SUB2と第1の透明基板SUB1 は液晶を挟んで張り合わせてあり、合わせマージンを大 きくとる必要があり、第1の透明基板SUB1に第2遮 *50* 例を図33(a)及び図33(b)に示す。

32 光膜BM2を設ける本実施例に比べて開口率が小さくな る。

【0264】また、本実施例では、第2遮光膜SUB2 には、ゲート信号線GLと同じ遮光性の金属膜g1を使 用したが、光を遮断出来るものであればよく、アクリル 等の樹脂膜に染料、顔料あるいはカーボン等を含有させ て遮光膜にした、絶縁性の遮光膜であってもよい。

【0265】《画素電極の電位低下成分ΔVを均一にす る方法》図29 (a) は入力端子側の画素の平面構造、 図29 (b) は入力端子から遠い側 (例えば終端側) の 画素の平面構造の一部を示す。

【0266】本実施例も薄膜トランジスタTFTのチャ ネル長lの方向をゲート信号線GLの延在する方向と垂 直に配置している。

【0267】本実施例では、画素電極 ITO1に、画素 電極 I TO 1を選択するゲート信号線 G L と重なる部分 1を設けて、ゲート・ソース間容量 Cgsを調節し、画 素電極の電位低下成分ΔVの画素間の差を少なくしてい

【0268】図29 (a) に示す画素電極 [TO1に設 けた調節パターンI4で、走査信号の波形歪みによる画 素電極の電位低下成分ΔVの差を小さくするためには、 入力端子から遠い画素になる程調節パターンI4とゲー ト信号線GLの重なる面積を、入力端子に近い側の画素 よりも所定量はだけ多くすればよい。

【0269】本実施例では、ゲート・ソース間容量Cg s を画素毎に調節するため、画素電極 I TO1を、該画 素電極 I TO1を選択するゲート信号線G Lと重なる部 分まで延在して設けているので、遮光性の金属から成る ゲート信号線G Lが画素電極の縁を覆う第1遮光膜BM 1と同じ機能を果たす。従って画素電極 I TO1とゲー ト信号線GLとの重なる部分1を覆う第1遮光膜BM1 を、矢印に示すゲート信号線GLの方向に、後退させる ことが出来、画素の開口を拡大することが出来る。

【0270】また本実施例では、画素電極【TO1と隣 接する画素のゲート信号線GLとの重なる部分に設ける 保持容量Caddの部分も、隣接する画素のゲート信号 線GLが遮光性の金属からなるので第1遮光膜BM1と 同じ機能を果たす。従って第1遮光膜BM1をゲート信 号線GLが露出する位置まで後退させることが出来、画 素の開口が向上する。

【0271】また本実施例では、ゲート・ソース間容量 Cgsの誘電体に保護膜PSV1と絶縁膜GIを用いて いる。保護膜PSV1と絶縁膜GIの同じ場所にピンホ ールが存在する可能性は極めて少ないので、ゲート・ソ ース間容量Cgsを調節する部分I4で、画素電極IT O1とゲート信号線GLが短絡する問題もない。

【0272】実施の形態6

次に、ゲート・ソース間容量Cgsを調節する他の実施

30

【0273】図33 (a) 及び図33 (b) は図29 (a) に示す画素の平面図の、薄膜トランジスタTFT の近辺の部分を示した図である。図33(a)及び図3 3 (b) に記載の無い部分の構成は図29 (a) に示す 画素の構成と同じである。

【0274】図33(a)は入力端子側の画素の薄膜ト ランジスタTFT、図33(b)は入力端子から遠い側 の薄膜トランジスタTFTの構成を示す。

【0275】本実施例では薄膜トランジスタTFTのチ ャネル長しの方向をゲート信号線GLの延在する方向と 垂直に配置している。

【0276】本実施例では、ソース電極SD1と重なる 部分の、ゲート信号線GLに設けた調節パターン I5 で、ゲート・ソース間容量Cgsを調節し、画素電極の 電位低下成分 A V の画素間の差を少なくしている。

【0277】図33(a)及び図33(b)に示すゲー ト信号線GLに設けた調節パターンI5で、走査信号の 波形歪みによる画素電極の電位低下成分△Ⅴの差を小さ くするためには、入力端子から遠い画素になる程調節パ ターン [5とソース電極 SD1の重なる面積を多くすれ 20 ばよい。

【0278】実施の形態7

図34(a)及び図34(b)は、ゲート・ソース間容 量Cgsを調節する他の実施例を示す。

【0279】図34 (a) 及び図34 (b) も図29 (a) に示す画素の平面図の、薄膜トランジスタTFT の近辺の部分を示した図である。図34 (a)及び図3 4 (b) に記載の無い部分の構成は図29 (a) に示す 画素の構成と同じである。

【0280】図34(a)は入力端子側の画素の薄膜ト ランジスタTFT、図34(b)は入力端子から遠い側 の薄膜トランジスタTFTの構成を示す。

【0281】本実施例も薄膜トランジスタTFTのチャ ネル長lの方向をゲート信号線GLの延在する方向と垂 直に配置している。

【0282】本実施例では、ゲート信号線GLに、画素 電極ITO1と重なる、調節パターンI6設けて、ゲー ト・ソース間容量Cgsを調節し、画素電極の電位低下 成分AVの画素間の差を少なくしている。

【0283】図34(a)及び図34(b)に示すゲー ト信号線GLに設けた調節パターンI6で、走査信号の 波形歪みによる画素電極の電位低下成分△Ⅴの差を小さ くするためには、入力端子から遠い画素の程調節パター ンI6と画素電極ITO1の重なる面積を、入力端子に 近い側の画素よりも多くすればよい。

【0284】実施の形態8

図35 (a) 及び図35 (b) はゲート・ソース間容量 Cgsを調節する別の実施例を示す。

【0285】図35 (a) 及び図35 (b) も図29

(a) に示す画素の平面図の、薄膜トランジスタTFT 50

の近辺の部分を示した図である。図35 (a)及び図3 5 (b) に記載の無い部分の構成は図29 (a) に示す 画素の構成と同じである。

34

【0286】図35 (a) は入力端子側の画素の薄膜ト ランジスタTFT、図35(b)は入力端子から遠い側 の薄膜トランジスタTFTの構成を示す。

【0287】本実施例では薄膜トランジスタTFTのゲ ート電極GTをゲート信号線GLから分岐して設けてい

【0288】本実施例では、薄膜トランジスタTFTの ソース電極SD1の、ゲート電極GTと重なる2個所の 部分に、調節パターン I7及び I7'を設けてゲート・ ソース間容量Cgsを調節し、画素電極の電位低下成分 ΔVの画素間の差を少なくしている。

【0289】図35 (a) 及び図35 (b) に示すソー ス電極SD1に設けた調節パターン 17及び 17,によ り、走査信号の波形歪みによる画素電極の電位低下成分 △∨の差を小さくするためには、入力端子から遠い画素 になる程調節パターン I7と I7'のトータルの面積を 多くすればよい。

【0290】また図35(a)及び図35(b)に示す 本実施例では、半導体層ASの幅をソース電極SD1の 幅よりも小さくして、半導体層ASの幅により薄膜トラ ンジスタTFTのチャネル幅Wを規定している。そし て、ゲート・ソース間容量Cgsを調節するパターンI 7及び17'は半導体層ASと重ならない部分に設けて いるので、ソース電極SD1に調節パターンI7、I 7'を設けたことにより薄膜トランジスタTFTの駆動 能力が変わることがない。

【0291】また図35(a)、図35(b)に示す実 施例では、ゲート電極GTにより半導体層ASを遮光 し、薄膜トランジスタTFTの誤動作を防止するため に、半導体層ASを、平面的に、ゲート電極GTの存在 する領域内のみに設けている。従って半導体層ASをゲ ート電極GTにより完全に遮光する場合は、ソース電極 SD1とゲート電極GTの間には半導体層ASが無い部 分が有り、ゲート・ソース間容量Cgsが大きくなるデ メリットを有する。しかし、本実施例では、ゲート・ソ ース間容量Cgsを調節して、画素電極の電位低下成分 40 ΔVの差を少なくしているので、半導体層ASをゲート 電極GTにより完全に遮光したことによるゲート・ソー ス間容量Cgsが大きくなるデメリットを少なくするこ とが出来る。

【0292】実施の形態9

図36 (a) 及び図36 (b) は、保持容量Caddを 調節する他の実施例を示す。

【0293】図36 (a) 及び図36 (b) は、本実施 例の画素の平面構造を示す図である。

【0294】図36 (a) 及び図36 (b) も図29

(a) に示す画素構造の液晶表示装置と同じ構造をして

いる。従って本実施例で特に記載しない部分の構成は図 29 (a) に示す画素の構成と同じである。

35

【0295】図36(a)は入力端子側の画素、図36(b)は入力端子から遠い側の画素の構成を示す。

【0296】本実施例では、画素電極ITO1と隣接する画素のゲート信号線GLが重なる部分の面積を変えて、保持容量Caddを調節し、画素電極の電位低下成分ΔVの画素間の差を少なくしている。

【0297】図36(a)及び図36(b)に示す保持容量Caddを調節し、走査信号の波形歪みによる画素電極の電位低下成分 AVの差を小さくするためには、入力端子に近い側の画素よりも、入力端子から遠い画素のゲート信号線GLと画素電極ITO1の重なる面積を、dに示す所定の量だけ減らして、保持容量Caddを小さくすればよい。

# 【0298】実施の形態10

図37 (a) 及び図37 (b) は、液晶容量Cpixを 調節する他の実施例を示す。

【0299】図37(a)及び図37(b)は、本実施例の画素の平面構造を示す図である。

【0300】図37 (a) 及び図37 (b) も図29

(a) に示す画素構造の液晶表示装置と同じ構造をしている。従って本実施例で特に記載しない部分の構成は図29(a) に示す画素の構成と同じである。

【0301】図37(a)は入力端子側の画素、図37(b)は入力端子から遠い側の画素の構成を示す。

【0302】本実施例では、画素電極ITO1の面積を変えて、共通電極COMとの重なる面積を変えて、液晶容量Cpixを調節し、画素電極の電位低下成分ΔVの画素間の差を少なくしている。

【0303】図37(a)及び図37(b)に示す画素電極ITO1の面積を変えて、走査信号の波形歪みによる画素電極の電位低下成分ΔVの差を小さくするためには、入力端子に近い側の画素よりも、入力端子から遠い画素電極の面積を、dに示す所定の量だけ減らして、液晶容量Cpixを小さくすればよい。

【0304】なお本実施例では、図37(a)、図37(b)に示すように画素電極ITO1の面積を変えても、第1遮光膜BM1の開口面積は入力端子に近い画素と入力端子から遠い画素で同じにしている。さらに本実施例 40では、第1遮光膜BM1で覆われた部分の画素電極ITO1の形状を変えることで、画素電極の面積を変え、液晶容量Cpixを調節しているので、入力端子に近い画素と入力端子から遠い画素で光の通る開口に差が無く、輝度差を生じない。

#### 【0305】実施の形態11

図38 (a) 及び図38 (b) は、第2の遮光膜BM2を遮光性の金属膜で形成し、第2の遮光膜BM2と画素電極ITO1の重なる面積を調節する他の実施例を示す。

【0306】図38(a)及び図38(b)は、本実施例の画素の平面構造を示す図である。

【0307】図38 (a) 及び図38 (b) も図29

(a) に示す画素構造の液晶表示装置と同じ構造をしている。従って本実施例で特に記載しない部分の構成は図29(a) に示す画素の構成と同じである。

【0308】図38(a)は入力端子側の画素、図38(b)は入力端子から遠い側の画素の構成を示す。

【0309】本実施例では、第2の遮光膜BM2と隣接する画素のゲート信号線GLを電気的に接続し、第2の遮光膜BM2と画素電極ITO1の重なる面積を変えて、画素電極の電位低下成分 Δ V の画素間の差を少なくしている。

【0310】本実施例では、第2の遮光膜BM2は隣接する画素のゲート信号線GLと電気的に接続しているので、第2の遮光膜BM2と画素電極ITO1の重なる部分は保持容量Caddと同じ働きをする。

【0311】図38(a)及び図38(b)に示す第2の遮光膜BM2と画素電極ITO1の重なる面積を変えて、走査信号の波形歪みによる画素電極の電位低下成分 ΔVの差を小さくするためには、入力端子に近い側の画素の第2の遮光膜BM2と画素電極ITO1の重なる面積を、入力端子から遠い側の画素よりも、はに示す所定の量だけ増やして、保持容量Caddを大きくすればよい。

【0312】また本実施例では、画素電極「TO1の面積を変えずに、保持容量電極として働く第2の遮光膜BM2の画素電極「TO1と重なる部分の面積を変えているので、保持容量Caddが画素毎に変わっても、液晶30容量Cpixは変わることがない。従って保持容量Caddと液晶容量Cpixとを独立して設定出来るので、画素の設計が容易である。

【0313】なお、第2の遮光膜BM2と画素電極ITO1の重なる面積を変えると、画素の開口が変わる問題があるが、図38(a)及び図38(b)に示すように、第2の透明基板SUB2に設けられた第1の遮光膜BM1で覆われた領域内で第2の遮光膜BM2と画素電極ITO1の重なる面積を変えることにより、画素の開口が変わる問題を解決することが出来る。

40 【0314】また、本実施例では第2の遮光膜BM2を ゲート信号線GLに電気的に接続する例を示したが、第 2の遮光膜BM2を電気的に浮いた状態で、画素電極I TO1との重なる面積を変えても画素電極の電位低下成 分ΔVの差を小さくすることは可能である。第2の遮光 膜BM2を電気的に浮いた状態にした場合は、画素電極 ITO1との重なる面積を変えた場合は、ソース・ドレ イン間容量Cds1や画素電極とドレイン信号線間容量 Cds2を変えることが出来る。この場合、入力端子に 近い側の画素になる程第2の遮光膜BM2と画素電極I TO1との重なる面積を増やせばよい。

【0315】しかしソース・ドレイン間容量Cds1及び画素電極ドレイン信号線間容量Cds2を増やすことは、画素間のクロストークの問題があることから、図38(a)、図38(b)に示すように第2の遮光膜BM2をゲート信号線GLに接続する方が好ましい。

#### [0316]

【発明の効果】以上説明したことから明らかなように、本発明による液晶表示装置の製造方法によれば、フリッカの発生を簡単な構成で抑制できるようになる。

#### 【図面の簡単な説明】

【図1】本発明による液晶表示装置の一実施例を示す要 部平面図である。

【図2】本発明による液晶表示装置の一実施例を示す等 価回路図である。

【図3】本発明による液晶表示装置の画素領域の一実施 例を示す平面図である。

【図4】図3のIV-IV線における断面図である。

【図5】図3のV-V線における断面図である。

【図6】図3のVI-VI線における断面図である。

【図7】(a)乃至(d)は本発明による液晶表示装置 20 の他の実施例を示す説明図である。

【図8】本発明による液晶表示装置の他の実施例を示す 平面図である。

【図9】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す平面図である。

【図10】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す平面図である。

【図11】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す平面図である。

【図12】本発明による液晶表示装置の他の実施例を示 30 す等価回路図である。

【図13】本発明による液晶表示装置の画素領域の他の 実施例を示す平面図である。

【図14】図13のVI-VI線における断面図である。

【図15】TFTアクティブ・マトリックス液晶表示装置の単位画素の等価回路を示す図である。

【図16】TFTアクティブ・マトリックス液晶表示装置の駆動波形図である。

【図17】液晶表示パネルの1ライン分の等価回路である。

【図18】 (a) は端子側の、(b) は中央部の、

(c) は終端側の画素の薄膜トランジスタTFTの駆動 波形図である。

【図19】薄膜トランジスタ基板SUB1の製造方法を示す工程図である。

【図20】薄膜トランジスタ基板SUB1の製造方法を示す工程図である。

【図21】薄膜トランジスタ基板SUB1の製造方法を示す工程図である。

【図22】(a)はホトリソグラフィにより薄膜トラン 50 実施例を示す説明図である。

ジスタ基板 S U B 1 にパターンを形成する方法を示す 図、(b) はホトマスクのパターンの例を示す図である。

【図23】(a)はホトリソグラフィにより薄膜トランジスタ基板SUB1にパターンを形成する他の方法を示す図、(b)はホトマスクのパターンの他の例を示す図である。

【図24】ゲート信号線の左右両端に走査信号線駆動回 路部104を設けた、他の実施例の、液晶表示装置の等 10 価回路である。

【図25】本発明を適用した、横電界方式のアクティブ・マトリックス液晶表示装置の単位画素を示す平面図である

【図26】図25の3-3切断線における断面を示す図である。

【図27】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の主要部分の平面図である。

【図28】(a)及び(b)は本発明による液晶表示装 の 置の他の実施例を示す、画素の主要部分の平面図であ る。

【図29】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す画素部の平面図である。

【図30】図29のIV-IV線における断面図である。

【図31】図29のV-V線における断面図である。

【図32】図29のVI-VI線における断面図である。

【図33】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の主要部分の平面図である。

0 【図34】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の主要部分の平面図である。

【図35】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の主要部分の平面図である。

【図36】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の平面図である。

【図37】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の平面図である。

40 【図38】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画素の平面図である。

【図39】本発明による液晶表示装置の製造方法の一実施例を示す説明図である。

【図40】本発明による液晶表示装置の製造方法によって得られる画素パターンの一実施例を示す平面図である。

【図41】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。

【図42】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。

39

【図43】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。

【図44】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図45】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図46】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で 10 ある。 ある。

【図47】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図48】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で

ある。

【図49】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図50】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図51】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で

# 【符号の説明】

GL…ゲート信号線、DL…ドレイン信号線、ITO1 …画素電極、TFT…薄膜トランジスタ、GI…ゲート 絶縁膜、AS…半導体層、SD1…ソース電極、SD2 …ドレイン電極。

【図1】

図 1

I TO 1 Cedd


【図4】

SD2

図 4 ITO1 SUB1


【図2】

図 2




[図43]

図43




-21-

【図3】





【図5】


# 図 5




【図7】











【図6】

図 6




IŢO1


-sub1








【図11】




【図16】

図16




【図17】




[図12]

図12




【図15】

図15




【図13】

図13




【図24】


図24




【図18】



【図19】




[図27]




【図20】


【図21】




【図28】





【図41】








-27-



















【図40】





【図44】


# 図 4 4

【図50】

v <sub>A</sub>	図50	
	<del></del>	○ ΔV s 補正

駆動方式	液晶印加電圧極性	V c o m測定パターン
ドット反転駆動	R G B R G B + - + - + - - + - + - + + - + - + -	RGBRGB
ライン反転駆動	R G B R G B + + + + + +  + + + + + +	RGBRGB

【図51】



フロントページの続き

(72) 発明者 箱田 秀孝

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 下ターム(参考) 2H092 JA24 JB22 JB46 JB69 MA05 MA07 MA10 MA15 MA29 NA07 NA22 NA25 PA06 PA08 QA05 PA08 ND10 NE07 NE10 SC006 AA22 AF42 BB14 BB16 BC03 BC06 BC12 FA23 FA37 FA54 SC094 AA04 AA43 AA53 AA55 BA03 BA43 CA19 DB04 EA04 EA10 FA01 FA04 FB12 GB10